JPS5886745A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5886745A
JPS5886745A JP18580581A JP18580581A JPS5886745A JP S5886745 A JPS5886745 A JP S5886745A JP 18580581 A JP18580581 A JP 18580581A JP 18580581 A JP18580581 A JP 18580581A JP S5886745 A JPS5886745 A JP S5886745A
Authority
JP
Japan
Prior art keywords
wirings
insulating film
film
interlayer insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18580581A
Other languages
English (en)
Inventor
Takehiko Kubota
久保田 武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP18580581A priority Critical patent/JPS5886745A/ja
Publication of JPS5886745A publication Critical patent/JPS5886745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に多1−配線構造における層間
絶縁膜の表面か段部においてゆるやかな傾斜角になって
いる半導体装置に関するものである。
半導体装f#tは近年ますます高集積化、高密度化か進
み、それに伴って不純物拡散領域パターン、絶縁膜への
開孔パターン、導電膜のパターン等の微細化とともに、
導電膜の多層化が行なわれZようになっている。しかし
ながら導電膜のパターンの微細化と多層化は従来技術に
おいては両立する技術ではなかった。即ち従来導電膜の
多層化に対しては、下層の導電膜の段部で上層の導電膜
の断線を防止するため、下層の導電膜の側面が該下層導
電膜の下地に対して垂直にならないように傾斜をつけ、
その段部が急峻にならないようにして対処してきた。し
かしながら、この方法では導vL膜1iHTilCパタ
ーニングできないため、微細化の実理に対しては不適当
な方法である。そしてこねらの欠点を防止する方法とし
て従来使用されている方法に、下層と上層の導電膜の間
の層間絶縁膜としてリンガラス膜を使用し、このリンガ
ラス膜を形成後1000℃付近の高温処理によりフロー
させて段部を滑らかにする方法がある。しかしながらこ
の方法もリンガラス膜を使用しなけれはならないこと、
1000′C付近の高温処理tしなけれはならないとい
うことの制限があるため、使用節回か駆足される。即ち
リンガ2ス膜は対湿性という漬で、他の絶縁膜、例えば
気相成長による酸化膜、アルミナ膜及びプラズマ化学反
応による酸化膜、窒化膜などに比べて劣るので、望まし
くない。またt oo o’c付近の熱処理をしなけれ
はならないことにより、半導体基板中にすでに形成され
ている不純物拡散飴域の再拡散による回路素子の劣化が
生じるし、さらに下層導電膜として、金属膜は使用でき
ないなどの問題が発生している。
本発明の目的は、上記従来の問題点を解消する新規なる
構造を提供することにある。即ち層間絶縁膜はリンガラ
ス膜に限定されず、高温処理の必要もない方法で微細化
が可能でかつ安定な多層配線構造を提供することにある
本発明は、複数個の回路素子管含む半導体基板と、該半
導体基板を楓い、選択的に設けられた複数個の開孔V!
!5を有する第1の絶縁膜と、該開孔部全通じて半導体
基板電気的に接続し、かつ前記第1の絶縁膜上に延在し
て選択的に設けられ、かつその側面の一部が少なくとも
、第1の絶縁膜表面に対してほぼ垂直な複数個の第1の
導電膜と、該第1の導電膜及びその他の軸域會覆う第2
の絶縁膜と、該第2の絶縁膜に選択的に設けられた開孔
部を通じて、少なくとも第1の導電膜と電気的に接続し
、かつ前記第2の絶縁膜上に延在して選択的に設けられ
た第2の導電膜を有する半導体装置において、前記第1
の導電膜の相互の間隔を、前記第2の絶縁膜の厚さの2
倍以下の距離とすることを特徴とする。
次に本発明管よりよく理解するために、従来技術と比較
tながら本発明の詳細な説明する。
第1図は従来技術による半導体装置の構造を示す断面図
である。複数の回路素子(図では省略)を含む半導体基
板11を覆い、選択的に設けられ大開孔部4有する熱酸
化膜12の上面に、第1層目の金属配線層13.13’
が選択的に形成さh11該金属膜線1313’の上、及
びその他の熱酸化膜12を覆って気相成長の酸化膜によ
る層間絶縁膜14が形成され、該層間絶@膜14に選択
的に設けられた開孔部を通じて第1層目の金属配線13
’と電気的に接続し1層間絶縁膜14上に延在する第2
層目の金属膜@15が形成されている。本構造において
層間絶縁膜14が第1層目金属配線13゜13/上とそ
の他の領域との間で生ずる段部17.’17’。
17″が急峻なため、この上に形成される第2層目の金
属配線15にくさぴ状のキ裂16.16’、 16’が
発生し、第1層目金属膜線!5が断線し易くなる。
第2図はリンガラス膜のフロー技術を使用した半導体装
置の構造を示す断面図である。複数の回路素子(図中で
は省略)を含む半導体基板211i俺い、選択的に設け
られた開孔部を有すZ熱酸化I!4I22の上面に第1
層目の多結晶7リコン配線23゜23′が選択的に形成
され、該多結晶シリコン配線23.23’の上及びその
他の熱酸化膜22を覆ってフローされたリンガラス膜に
よる層間絶縁膜24が形成されており、該眉間絶縁膜2
4に選択的に設けられた開孔部ケ通じて、第1層目の多
結晶シリコン配!m23’と電気的に接続し、層間絶縁
膜24上に延在する第2層目の金属膜a25が形成され
ている。本構造においては第1層目の多結晶シリコン配
923.23’上とその他の領域との間で生じるフロー
され六リンカラス膜24の表面の段部27゜27’12
7’はゆふやかな曲線となっているため、との上に形成
さhる第2層目の金属配線25にけキ裂が発生せず、断
線の心配はない。
しかしなめ−ら、本構造の実現の念めには1層間絶縁膜
はリンガラスに限定さhlさらに第1層目の導電膜は、
1000’C付近の高温熱処理に耐える多結晶シリコン
膜などに限定きれる。
\ 第3図に本発明の一実施例を示す。複数個の回路素子(
図中では省略>1含む半導体基板31を」へ選択的に設
けられた開孔部會有する熱酸化11@32の上面に、互
に極めて接近した第1層目金属配線層33−1〜33−
5が選択的に形成され、該第1層目金属配線の上及びそ
の他の熱酸化膜32を援りてプラズマ化学反応による窒
化膜で構成された層間絶縁膜34が形成され、該層間絶
縁膜に選択的に設けられた開孔部を通じて、第1層目金
属配線33−4と電気的に接続し、層間絶縁膜34の上
に延在する第2層目の金属配線層35が形成されている
。本発明の本実施例においては、第1層目の金属配線層
が極めて近い相互間隔で設けらhているために、第1層
目配線の厚さに起因する表面段差は存在しなくなってい
る。この理由を第4図分用いて更に詳しく説明する。
第4図(al〜(c)は、1層目金属配線の距離かしだ
いに近くなってゆく場合の表面段差の状況會各々示すも
のである。
各図において、41は半導体基°板、42け熱酸化膜、
43及び43′は金属配線層、44は眉間絶縁膜?示す
。一般に余積配線層上に形成される層間絶縁膜はほぼ等
方的に形成されるので、第4図(atの如く1層目配線
層か遠く離れている場合には、1層目配線間に平坦な部
分ができ、従って1層目配線上との間に段差毅4生ずる
。1層目金属配線層が近ついである距離(理論的には層
間絶縁膜の厚さの2倍以下の距離)より近づくと、第4
図(blの如く、第1層金属配線層間の平坦部分はなく
なり。
さらに近づくと第4図(clの如く段差は全く消滅し平
坦化される。
第3図に示した本発明の一実施例は上記現象を利用した
ものであり、特別な製造工程の増加をしないで、平坦化
された多層配線構造をもった半導体装置である。かかる
構造を実現することは従来の加工技術では困難であった
。なぜならば、一般に層間絶縁膜の厚さは0.5μm〜
1.0μm程度であり、本発明を実施するためには第1
層目配線のパターンを1,0〜2.0μm根度にする必
要があり、従来技術ではこのような微細加工ができなか
ったからである。ところが近年における微細加工技術の
進歩は著しく% 1.0〜2.0μmのパターン形成は
容易になってきた。
以上本発明について説明してきえ実施例において、半導
体基板内の回路素子については省略してきたが、MOS
型、バイポーラ型の単体トランジスタ、及び各々の複合
デバイスであるIC,LSIについても本発明が適用で
きることは明らかである。また層間絶縁膜は実施例にお
いてはプラズマ反応による窒化膜について説明したが、
これに変えて気相成長による酸化膜、窒化膜、アルミナ
膜、リンガラス膜及びプラズマ反応によるこれらの膜?
用いても本発明の効果は充分発揮されゐものである。
【図面の簡単な説明】
第1図、第2図は各々従来技術の半導体装置を示す断面
図、第3図は本発明の実施例の半導体装置を示す断面図
、第4図(al〜(C)は第3図を補足説明するための
導電駒間隔と絶縁膜形状を示す断面図である。 図中において、11,21,31.41・・・・・・半
導体基板、12,14,22,24,32,34,42
.44・・・・・・絶縁膜、13,15,23,25,
33.43・・・・・・導電膜、である。

Claims (1)

    【特許請求の範囲】
  1. 基板上に隣接して導電膜が設けられ、該導電膜および前
    記基板上に絶縁膜か設はられた半導体装置において、該
    導電膜の相互間隔を前記絶縁膜の厚さの2倍より小なら
    しめることを特徴とする半導体装置。
JP18580581A 1981-11-19 1981-11-19 半導体装置 Pending JPS5886745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18580581A JPS5886745A (ja) 1981-11-19 1981-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18580581A JPS5886745A (ja) 1981-11-19 1981-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS5886745A true JPS5886745A (ja) 1983-05-24

Family

ID=16177192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18580581A Pending JPS5886745A (ja) 1981-11-19 1981-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS5886745A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213052A (ja) * 1985-07-11 1987-01-21 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213052A (ja) * 1985-07-11 1987-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH0582736B2 (ja) * 1985-07-11 1993-11-22 Fujitsu Ltd

Similar Documents

Publication Publication Date Title
JPS62279661A (ja) 集積回路に貫通導体を形成する方法
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
US6846736B2 (en) Creation of subresolution features via flow characteristics
US5773365A (en) Fabrication process of semiconductor device
JPS62118543A (ja) 半導体集積回路装置
JPS5886745A (ja) 半導体装置
JPS5886746A (ja) 半導体装置
JP2663833B2 (ja) 半導体装置およびその製造方法
JPH0242748A (ja) 半導体装置
JPH02183536A (ja) 半導体装置
JPS60196960A (ja) 半導体装置
WO1995028000A2 (en) Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
JPS5828856A (ja) 半導体装置の製造方法
JPS6161698B2 (ja)
JPS61214449A (ja) 半導体素子の製造方法
EP0704105A1 (en) Method of manufacturing a semiconductor device with a semiconductor body having a surface provided with a multilayer wiring structure
JPS62136857A (ja) 半導体装置の製造方法
JPS5831557A (ja) 半導体装置
JPH0342834A (ja) 半導体装置
JPH05114658A (ja) 半導体装置の製造方法
JPS6216547A (ja) 半導体装置の製造方法
JPS61152038A (ja) 多層配線
JPH01115137A (ja) 配線の形成方法
JPS62111448A (ja) スル−ホ−ルの形成方法
JPS637463B2 (ja)