JPS5828856A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5828856A JPS5828856A JP12704181A JP12704181A JPS5828856A JP S5828856 A JPS5828856 A JP S5828856A JP 12704181 A JP12704181 A JP 12704181A JP 12704181 A JP12704181 A JP 12704181A JP S5828856 A JPS5828856 A JP S5828856A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- hole part
- opening
- open hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に多層配線構
造を有する半導体装置の製造方法に関するものである。
造を有する半導体装置の製造方法に関するものである。
近年、半導体装置ｉｔます寸すｉ％集積化、高密度化が
進み、それに伴ってパター ンの微細化とともに導電膜
の多層化が行なわれるように々っでいる。
進み、それに伴ってパター ンの微細化とともに導電膜
の多層化が行なわれるように々っでいる。
しかしながら、従来の多層構造Ｖ」°、下）・３１の導
′屯膜と上層の２Ｈ電膜と全接続する開化部において、
下層の導電膜と前記以外の上層の導電力１直とｆ市、気
的に分離するボｆ５縁膜の段があるため、この段部で一
１ｍ層の導電膜が非常に薄くなるか又ｒｊ［Ｏｉ線する
という問題があった。
′屯膜と上層の２Ｈ電膜と全接続する開化部において、
下層の導電膜と前記以外の上層の導電力１直とｆ市、気
的に分離するボｆ５縁膜の段があるため、この段部で一
１ｍ層の導電膜が非常に薄くなるか又ｒｊ［Ｏｉ線する
という問題があった。
本発明の目的は、上記従来の問題点ｋ ｊ＋！６消する
新規なる半導体装置の製造方法を提供することにある。
新規なる半導体装置の製造方法を提供することにある。
即ち、下層の導電膜と上層の導電膜とを′ト１（気的分
雛する絶縁膜に設けられたＩＪ１１孔部の段全容易に低
減するか又ｔ：を殆ど無い形状にし、」一層の導電膜の
断線全防止する製造方法台、 、１〕Ｊ供することにあ
る。
雛する絶縁膜に設けられたＩＪ１１孔部の段全容易に低
減するか又ｔ：を殆ど無い形状にし、」一層の導電膜の
断線全防止する製造方法台、 、１〕Ｊ供することにあ
る。
本発明は複数個の回路素子を含む半導体基板を覆う第１
の絶縁膜に選択的に半導体基板に達する第１の開孔部を
設ける工程と、該第１の開孔部を覆い、前記第１の絶縁
膜上に延在し、少なくともその表面がシリコン薄膜で覆
われた第１の導電膜全選択的に設ける工程と、少なくと
も該第１の導電膜の表面を覆う第２の絶縁膜に前記シリ
コン薄膜に達する第２の開孔部を設ける工程と、該第２
の開孔部内に化学反応による第２の導電膜を選択的に設
ける工程と、該第２の導電膜と接続し、前記第２の絶縁
膜上に延在する第３の導電膜を選択的に設ける工程と全
含むことを特徴としている。
の絶縁膜に選択的に半導体基板に達する第１の開孔部を
設ける工程と、該第１の開孔部を覆い、前記第１の絶縁
膜上に延在し、少なくともその表面がシリコン薄膜で覆
われた第１の導電膜全選択的に設ける工程と、少なくと
も該第１の導電膜の表面を覆う第２の絶縁膜に前記シリ
コン薄膜に達する第２の開孔部を設ける工程と、該第２
の開孔部内に化学反応による第２の導電膜を選択的に設
ける工程と、該第２の導電膜と接続し、前記第２の絶縁
膜上に延在する第３の導電膜を選択的に設ける工程と全
含むことを特徴としている。
次に本発明をよりよく理解するために、本発明の実施例
について説明する。
について説明する。
第１図（Δ）乃至（′Ｉ］は本発明の実施例の半導体装
置の製造方法を工程順に説明するための図である。
置の製造方法を工程順に説明するための図である。
第１図（Ａ）：複数個の回路素子（図中では省略）を含
むシリコン基板１１を覆う酸化膜１２に開孔部を設け、
該開孔部を覆い、その表面にシリコン薄膜１４を有する
アルミニウムによる導電膜１３全選択的に設ける。
むシリコン基板１１を覆う酸化膜１２に開孔部を設け、
該開孔部を覆い、その表面にシリコン薄膜１４を有する
アルミニウムによる導電膜１３全選択的に設ける。
第１図（Ｂ）二次に気相成長法によりシリコン酸化膜１
５を全体にｒ支着させた後、前記シリコン薄膜１４に達
する開孔部１６を該シリコン酸化膜１５に選択的に設け
る。
５を全体にｒ支着させた後、前記シリコン薄膜１４に達
する開孔部１６を該シリコン酸化膜１５に選択的に設け
る。
第１図（ｑ：次に該開孔部１Ｇ内に気相成長θミにより
選択的にタングステン層１７を設ける。このタングステ
ン層全開孔部内に選択的に股°ける方法は６弗化タング
ステンの熱分解による方法が適当テする。又、タングス
テン層の膜厚はシリコン酸化膜の膜厚と全く同じにする
のが最適であるが、この条件から約５０％はずれても目
的は十分達ぜられる。
選択的にタングステン層１７を設ける。このタングステ
ン層全開孔部内に選択的に股°ける方法は６弗化タング
ステンの熱分解による方法が適当テする。又、タングス
テン層の膜厚はシリコン酸化膜の膜厚と全く同じにする
のが最適であるが、この条件から約５０％はずれても目
的は十分達ぜられる。
第１図（Ｄ：次に該タングステン層１７ｆｉ［い、シリ
コン１艮化膜１５上に延在する第２のアルミニウムによ
る導電＋１１Ｊ］８を選択的ｒＣ設けることにより、２
層配線による半導体装置全完成する。
コン１艮化膜１５上に延在する第２のアルミニウムによ
る導電＋１１Ｊ］８を選択的ｒＣ設けることにより、２
層配線による半導体装置全完成する。
上述の如く、タングステン層はシリコン酸化膜に設けた
開孔部に発生する段部全解消する働きをするため、第２
のアルミニウムによる導電膜の断線は防止される。
開孔部に発生する段部全解消する働きをするため、第２
のアルミニウムによる導電膜の断線は防止される。
以」二、本発明について実施例を用いて説明した第１．
第２の絶縁膜については、シリコン酸化膜。
第２の絶縁膜については、シリコン酸化膜。
熱酸化膜以外にも、窒化膜、アルミナ膜、ガラス膜も可
能である。又、化学反応による導電膜もタングステン膜
のみならず、チタン、金、タンタル。
能である。又、化学反応による導電膜もタングステン膜
のみならず、チタン、金、タンタル。
モリブテン等の膜でも可能である。さらに第１゜第２の
導電膜についても、アルミニウム膜のみならず、シリコ
ン、化合物半導体、金、タングステン、チタン、白金、
タンタル、モリブデン等の膜及びこれらの混合膜でも可
能である。
導電膜についても、アルミニウム膜のみならず、シリコ
ン、化合物半導体、金、タングステン、チタン、白金、
タンタル、モリブデン等の膜及びこれらの混合膜でも可
能である。
第１図は本発明の実施例を示す、主なる工程での半導体
装置の部分断面図である。 なお図において、 １１・・・・・・半導体基板、１２．１５・・・・・・
絶縁膜、１３．１７，１８・・・・・・導電膜、１４・
・・・・・シリコン５−
装置の部分断面図である。 なお図において、 １１・・・・・・半導体基板、１２．１５・・・・・・
絶縁膜、１３．１７，１８・・・・・・導電膜、１４・
・・・・・シリコン５−
Claims (1)
- 複数個の回路素子を含む半導体基板を覆う第１の絶縁膜
に選択的に半導体基板に達する第１の開孔部を設ける工
程と、該第１の開孔部を覆い前記第１の絶縁膜上に延在
し少ガくともその表面がシリコン薄膜で覆われた第１の
導電膜全選択的に設ける工程と、少なくとも該第１の導
電膜の表面を覆う第２の絶縁膜上に前記シリコン薄膜に
達する第２の開孔部？設ける工程と、該第２の開孔部内
に化学反応による第２の導電膜を選択的に設ける工程と
、該第２の導電膜と接続し前記第２の絶縁膜上に延在す
る第３の導電膜を選択的に設ける工程と全含むこと全特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12704181A JPS5828856A (ja) | 1981-08-13 | 1981-08-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12704181A JPS5828856A (ja) | 1981-08-13 | 1981-08-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828856A true JPS5828856A (ja) | 1983-02-19 |
Family
ID=14950161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12704181A Pending JPS5828856A (ja) | 1981-08-13 | 1981-08-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828856A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59213144A (ja) * | 1983-05-18 | 1984-12-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61216446A (ja) * | 1985-03-22 | 1986-09-26 | Fujitsu Ltd | 多層配線の形成方法 |
| JPS61283146A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体集積回路装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133983A (en) * | 1974-09-17 | 1976-03-23 | Mitsubishi Electric Corp | Handotaisochi no seizohoho |
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
-
1981
- 1981-08-13 JP JP12704181A patent/JPS5828856A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133983A (en) * | 1974-09-17 | 1976-03-23 | Mitsubishi Electric Corp | Handotaisochi no seizohoho |
| JPS5240969A (en) * | 1975-09-29 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59213144A (ja) * | 1983-05-18 | 1984-12-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0228253B2 (ja) * | 1983-11-28 | 1990-06-22 | Tokyo Shibaura Electric Co | |
| JPS61216446A (ja) * | 1985-03-22 | 1986-09-26 | Fujitsu Ltd | 多層配線の形成方法 |
| JPS61283146A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体集積回路装置及びその製造方法 |
| JPH0584671B2 (ja) * | 1985-06-10 | 1993-12-02 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504036A (en) | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material provided on a support slice | |
| JPH11195706A (ja) | 半導体装置及びその製造方法 | |
| JPS5828856A (ja) | 半導体装置の製造方法 | |
| JPS6142861B2 (ja) | ||
| JP3118928B2 (ja) | 容量素子の構造 | |
| JPS58197761A (ja) | 半導体装置 | |
| JPH0430471A (ja) | 半導体装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPS58197855A (ja) | 半導体装置の製造方法 | |
| US5897342A (en) | Multilayer interconnection technique | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPH04162719A (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPH09213789A (ja) | 半導体装置 | |
| JPS63136648A (ja) | 半導体装置 | |
| JPH02134847A (ja) | 半導体装置とその製造方法 | |
| JPH05291254A (ja) | 半導体装置の製造方法 | |
| JPS6293958A (ja) | 半導体装置 | |
| KR20030045265A (ko) | 반도체 장치의 커패시터 형성 방법 | |
| JPS6017914A (ja) | 半導体装置の製造方法 | |
| JPS6358871A (ja) | 半導体装置 |