JPS61283146A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPS61283146A JPS61283146A JP12541885A JP12541885A JPS61283146A JP S61283146 A JPS61283146 A JP S61283146A JP 12541885 A JP12541885 A JP 12541885A JP 12541885 A JP12541885 A JP 12541885A JP S61283146 A JPS61283146 A JP S61283146A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- polycrystalline silicon
- forming
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置及びその製造方法に関し、
特に金属ポリサイド、金属シリサイドまたは高融点金属
層上のコンタクト孔を通しての金属配線及びその製造方
法に関する。
特に金属ポリサイド、金属シリサイドまたは高融点金属
層上のコンタクト孔を通しての金属配線及びその製造方
法に関する。
近年、半導体集積回路装置の製造プロセスにおいて、多
結晶シリコン上に高融点金属としてＴｉ。
結晶シリコン上に高融点金属としてＴｉ。
Ｍｏ、 Ｗ等を用いた金属ポリサイド、金属シリサイド
プロセスが使用されるようＫなった。従来は、第２図に
示すように、この金属ポリサイド１４や金属シリサイド
とこれら上層に位置するアルミニウム（Ａｚ）配線１６
との接続は金属ポリサイド１４上の層間膜１５２例えば
リン珪酸ガラス（ＰＳＧ）膜等に一回の選択エツチング
によってコンタクト孔を開孔し、Ａｔ配線１６を付着接
続していた。
プロセスが使用されるようＫなった。従来は、第２図に
示すように、この金属ポリサイド１４や金属シリサイド
とこれら上層に位置するアルミニウム（Ａｚ）配線１６
との接続は金属ポリサイド１４上の層間膜１５２例えば
リン珪酸ガラス（ＰＳＧ）膜等に一回の選択エツチング
によってコンタクト孔を開孔し、Ａｔ配線１６を付着接
続していた。
なお第２図において１１はシリコン基板、１２はフィー
ルド酸化膜、１３は第１の多結晶シリコンである。
ルド酸化膜、１３は第１の多結晶シリコンである。
上述した従来例のごとく、金属ポリサイドとＡｔ配線と
を一度のエツチングによって形成したコンタクト開孔全
通して接続する場合には、金属ポリ不良や直線性の良く
ない電流−電圧特性の原因となる。このため、この原因
による歩留り低下が免れないという欠点があった。
を一度のエツチングによって形成したコンタクト開孔全
通して接続する場合には、金属ポリ不良や直線性の良く
ない電流−電圧特性の原因となる。このため、この原因
による歩留り低下が免れないという欠点があった。
本発明は、上記問題点を解消し、しかも従来のプロセス
を変更をすることなく、金属ポリサイドと電極Ａｔ配線
とを良好な電気特性を示すコンタクト孔で接続すること
が可能な半導体集積回路装置及びその製造方法を提供す
ることを目的とする。
を変更をすることなく、金属ポリサイドと電極Ａｔ配線
とを良好な電気特性を示すコンタクト孔で接続すること
が可能な半導体集積回路装置及びその製造方法を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明の第１の発明の半導体集積回路装置は、金属ポリ
サイド、金属シリサイドまたは高融点金属とアルミニウ
ム配線とを層間膜に開孔したコンタクト孔を介して接続
する半導体集積回路装置において、前記金属ポリサイド
、金属シリサイドまたは高融点金属とアルミニウム配線
が間に多結晶シリコンを介在させて接続されることによ
シ構成される。
サイド、金属シリサイドまたは高融点金属とアルミニウ
ム配線とを層間膜に開孔したコンタクト孔を介して接続
する半導体集積回路装置において、前記金属ポリサイド
、金属シリサイドまたは高融点金属とアルミニウム配線
が間に多結晶シリコンを介在させて接続されることによ
シ構成される。
また、本発明の第２の発明の半導体集積回路装置の製造
方法は、半導体基板の絶縁膜上に最上層が金属ポリサイ
ド、金属シリサイドまたは高融点金属である下層配線を
形成する工程と、該下層配線を含む表面上に第１の層間
膜を形成する工程と、該層間膜の所定の位置に下層配線
に達する第１のコンタクト孔を開孔する工程と、該第１
のコンタクト孔開孔部を少なくとも覆う多結晶シリコン
を形成する工程と、第２の層間膜を形成する工程と。
方法は、半導体基板の絶縁膜上に最上層が金属ポリサイ
ド、金属シリサイドまたは高融点金属である下層配線を
形成する工程と、該下層配線を含む表面上に第１の層間
膜を形成する工程と、該層間膜の所定の位置に下層配線
に達する第１のコンタクト孔を開孔する工程と、該第１
のコンタクト孔開孔部を少なくとも覆う多結晶シリコン
を形成する工程と、第２の層間膜を形成する工程と。
該第２の層間膜に前記多結晶シリコンに達する第２のコ
ンタクト孔を開孔する工程と、該第２のコンタクト孔を
通し前記多結晶シリコンに接続するアルミニウム配線を
形成する工程とを含んで構成される。
ンタクト孔を開孔する工程と、該第２のコンタクト孔を
通し前記多結晶シリコンに接続するアルミニウム配線を
形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
まず、製造方法について説明する。第１図に示すように
、シリコン基板１の表面に選択的に形成されたフィール
ド酸化膜２上に第１の多結晶シリコン３．更にその上に
金属ポリサイド４を形成する。
、シリコン基板１の表面に選択的に形成されたフィール
ド酸化膜２上に第１の多結晶シリコン３．更にその上に
金属ポリサイド４を形成する。
次いで層間膜５を通常の層間膜より薄く形成する。次に
、ホトリング２フイ技術によシ選択的にエツチングして
第１のコンタクト孔６を形成する。
、ホトリング２フイ技術によシ選択的にエツチングして
第１のコンタクト孔６を形成する。
次に、多結晶シリコンを付着させ、ホトリソグラフィ技
術によシ選択エツチングして少なくともコンタクト開孔
部を覆う第２多結晶シリコン７を形成する。
術によシ選択エツチングして少なくともコンタクト開孔
部を覆う第２多結晶シリコン７を形成する。
次に、層間膜８を層間膜５と併せ必要な厚さになるよう
形成する。次いで、前と同様選択エツチングして第２の
多結晶シリコン７に達する第２のコンタクト孔９を形成
する。第２のコンタクト孔９は第１のコンタクト孔の位
置につくるが位置がずれていても第２の多結晶シリコン
領域内ならよい。また積極的に第１．第２のコンタクト
孔の位置を変えることも出来る。
形成する。次いで、前と同様選択エツチングして第２の
多結晶シリコン７に達する第２のコンタクト孔９を形成
する。第２のコンタクト孔９は第１のコンタクト孔の位
置につくるが位置がずれていても第２の多結晶シリコン
領域内ならよい。また積極的に第１．第２のコンタクト
孔の位置を変えることも出来る。
次に、第２のコンタクト孔ＫＡｔ配線１０を付着形成す
る。
る。
以上説明した一実施例の製造方法によれば、金属ポリサ
イド４とアルミニウム配線１０とを層間膜５，８に開孔
したコンタクト孔６，９を介して接続するにあた夛、金
属ポリサイド４とアルミニウム本実施例によれば、多結
晶シリコンが金属に接しているのでオーミック性が増大
しアルミニウム配線の時のような、オーバーハング状態
を呈しアルミニウムの断線や直線性の良くない電流−電
圧特性の原因とならない。
イド４とアルミニウム配線１０とを層間膜５，８に開孔
したコンタクト孔６，９を介して接続するにあた夛、金
属ポリサイド４とアルミニウム本実施例によれば、多結
晶シリコンが金属に接しているのでオーミック性が増大
しアルミニウム配線の時のような、オーバーハング状態
を呈しアルミニウムの断線や直線性の良くない電流−電
圧特性の原因とならない。
特に、層間膜を２回に分けて形成しているので膜厚は薄
くコンタクト孔形成にあたシ金属ポリサイドの表面のエ
ツチングのされ方はすくなくてすみ、後の接続に効果的
であシ中間層の多結晶シリコンの採用と共にアルミニウ
ム配線と金属ポリサイドの良好な接続を完成する。
くコンタクト孔形成にあたシ金属ポリサイドの表面のエ
ツチングのされ方はすくなくてすみ、後の接続に効果的
であシ中間層の多結晶シリコンの採用と共にアルミニウ
ム配線と金属ポリサイドの良好な接続を完成する。
本発明においては、金属ポリサイド上コンタクト孔不良
に寄因する半導体素子の電気特性不良を無くシ、多結晶
シリコンとＡｔを接続するコンタクト孔と同等のものを
提供することができる。
に寄因する半導体素子の電気特性不良を無くシ、多結晶
シリコンとＡｔを接続するコンタクト孔と同等のものを
提供することができる。
また、本発明の実施にあたっては、現在はとんどの半導
体集積回路素子で使用されている２層多結晶シリコンプ
ロセスそのままであシ、何らプロセスの変更等は不必要
である。
体集積回路素子で使用されている２層多結晶シリコンプ
ロセスそのままであシ、何らプロセスの変更等は不必要
である。
第１図は本発明の一実施例の縦断面図、第２図は従来の
半導体集積回路の一例の縦断面図である。 １・・・・・・シリコン基板、２・・・・−・フィール
ド酸化膜、３・・・・・・第１多結晶シリコン、４・・
・・・・金属ポリサイド、５，８・・・・・・層間膜、
７・・・・−・第２多結晶シリコン、６・・・・・・第
１のコンタクト孔、９・・・・・・第２のコンタクト孔
、１ｏ・・・・・・Ａｔ配線、１１・・・・・・シリコ
ン基板、１２・・・・・・フィールド酸化膜、１３・川
・・多結晶シリコン、１４・・・・・・金属ポリサイド
、１５・・・・・・層間膜、１６・・・・・・Ａｔ配線
、１７・・・・・・オーバーハング生成箇所。 代理人 弁理士 内 原 晋 ：＋。
半導体集積回路の一例の縦断面図である。 １・・・・・・シリコン基板、２・・・・−・フィール
ド酸化膜、３・・・・・・第１多結晶シリコン、４・・
・・・・金属ポリサイド、５，８・・・・・・層間膜、
７・・・・−・第２多結晶シリコン、６・・・・・・第
１のコンタクト孔、９・・・・・・第２のコンタクト孔
、１ｏ・・・・・・Ａｔ配線、１１・・・・・・シリコ
ン基板、１２・・・・・・フィールド酸化膜、１３・川
・・多結晶シリコン、１４・・・・・・金属ポリサイド
、１５・・・・・・層間膜、１６・・・・・・Ａｔ配線
、１７・・・・・・オーバーハング生成箇所。 代理人 弁理士 内 原 晋 ：＋。
Claims (2)
- （１）金属ポリサイド、金属シリサイドまたは高融点金
属とアルミニウム配線とを層間膜に開孔したコンタクト
孔を介して接続する半導体集積回路装置において、前記
金属ポリサイド、金属シリサイドまたは高融点金属とア
ルミニウム配線が間に多結晶シリコンを介在させて接続
されていることを特徴とする半導体集積回路装置。 - （２）半導体基板の絶縁膜上に最上層が金属ポリサイド
、金属シリサイドまたは高融点金属である下層配線を形
成する工程と、該下層配線を含む表面上に第１の層間膜
を形成する工程と、該層間膜の所定の位置に下層配線に
達する第１のコンタクト孔を開孔する工程と、該第１の
コンタクト孔開孔部を少なくとも覆う多結晶シリコンを
形成する工程と、第２の層間膜を形成する工程と、該第
２の層間膜に前記多結晶シリコンに達する第２のコンタ
クト孔を開孔する工程と、該第２のコンタクト孔を通し
前記多結晶シリコンに接続するアルミニウム配線を形成
する工程とを含むことを特徴とする半導体集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12541885A JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12541885A JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61283146A true JPS61283146A (ja) | 1986-12-13 |
| JPH0584671B2 JPH0584671B2 (ja) | 1993-12-02 |
Family
ID=14909610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12541885A Granted JPS61283146A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
| JPS57166048A (en) * | 1981-04-06 | 1982-10-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
| JPS5828856A (ja) * | 1981-08-13 | 1983-02-19 | Nec Corp | 半導体装置の製造方法 |
| JPS5873135A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | 半導体装置とその製造方法 |
-
1985
- 1985-06-10 JP JP12541885A patent/JPS61283146A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
| JPS57166048A (en) * | 1981-04-06 | 1982-10-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit |
| JPS5828856A (ja) * | 1981-08-13 | 1983-02-19 | Nec Corp | 半導体装置の製造方法 |
| JPS5873135A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | 半導体装置とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
| US5734200A (en) * | 1994-09-30 | 1998-03-31 | United Microelectronics Corporation | Polycide bonding pad structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584671B2 (ja) | 1993-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661081A (en) | Method of bonding an aluminum wire to an intergrated circuit bond pad | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JP2001168093A (ja) | 半導体装置 | |
| KR900002084B1 (ko) | 반도체장치 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS6364057B2 (ja) | ||
| JPS61283146A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05259300A (ja) | 半導体装置 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPH0577185B2 (ja) | ||
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH0473972A (ja) | 半導体装置の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPH04355927A (ja) | 半導体装置の製造方法 | |
| JPH04326750A (ja) | 半導体装置の製造方法 | |
| JPH04717A (ja) | 半導体装置およびその製造方法 | |
| JPH01133361A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPS6062138A (ja) | 半導体装置の製造方法 |