JPH05291254A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡易かつ信頼性の高い方法により半導体装置
内の一部の導電膜の膜厚を他の部分の膜厚より厚く形成
する 【構成】 電極取り出し用の開口部の形成された熱酸化
膜１１を表面に設けたシリコン半導体基板１０上に第１
層アルミニウム膜１２を形成する。第１層アルミニウム
膜１２上の一部分にチタンおよび窒化チタンからなる導
電膜１３を形成する。導電膜１３上の設けられたシリコ
ン半導体基板１０上に第２層アルミニウム膜１４を形成
する。第２層アルミニウム膜１４上に所定パターンのレ
ジスト膜を形成する。レジスト膜をマスクとして第２層
アルミニウム膜１４を導電膜１３が露出するまでエッチ
ングする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に導体配線の形成方法に関する。

【０００２】

【従来の技術】従来、基板表面に設けた導体配線によっ
て複数の半導体素子間を接続する半導体集積回路等の半
導体装置において、その一部分に高電流容量部分が設け
られている場合、導体配線幅等の設計ルールが一定のと
きは、高電流容量部分の導体配線厚さを他の部分の通常
の導体配線の厚さより厚くして導体抵抗を低くさせるこ
とにより、高電流仕様に対処しようとしている。

【０００３】上記高電流容量部分の厚い導体配線の形成
方法としては、例えば特開平３ー２１１７３２号公報に
示されるように、所定パターンの導電膜の形成された半
導体基板上に第１レジスト膜，絶縁膜及び第２レジスト
膜を順次形成し、前記導電膜のうちの膜厚を厚くしよう
とする部分に合わせて選択的に除去された第２レジスト
膜をマスクとして前記絶縁膜と第１レジスト膜を選択的
にエッチングし、露出した導電膜上にメッキ法により新
たな導電膜を成長させることにより、第１，第２レジス
ト膜及び絶縁膜の全膜厚に相当する厚い膜厚の導電膜を
得るようにしている。

【０００４】また、その他の製造方法としては、図３に
示すように、電極取り出し用の開口部２ａの形成された
熱酸化膜２を表面に設けた半導体基板１上にアルミニウ
ムの導電膜３を形成し（図３（ａ））、アルミニウム膜
３上に例えばＣＶＤ法により酸化シリコン膜４を形成し
（図３（ｂ））、膜厚の厚い導電膜を形成する部分Ｔの
酸化シリコン膜４を選択的に除去し（図３（ｃ））、ア
ルミニウム膜３上に選択的に第２層目のアルミニウム膜
５を形成する（図３（ｄ））ことにより厚い膜厚の導電
膜を設けている。

【０００５】

【発明が解決しようとする課題】しかし、上記した第１
の製造方法は、導電膜がメッキ法の適用可能なものに限
定され、例えば半導体装置の製造において広く用いられ
ているアルミニウム膜に対しては適用できないという問
題がある。また、この方法は、第１レジスト膜，絶縁膜
及び第２レジスト膜の形成のために工程が多くなるとい
う問題もある。

【０００６】また、上記した第２の製造方法は、図３
（ｄ）に示すように、マスクとなる酸化シリコン膜４と
第２層アルミニウム膜５の重なり部分Ｗが大きくなり、
第１層アルミニウム膜３と第２層アルミニウム膜５との
接触面積が低減され両者間の接触抵抗が増大するという
問題があり、これを避けるためには半導体装置のサイズ
を大きくしなければならない。さらに、この方法は、図
３（ｂ）以下に示すように、酸化シリコン膜４の段差被
覆性の悪さにより第１層アルミニウム膜３と酸化シリコ
ン膜４間に空孔Ｖが生じて、導体配線の信頼性を損なう
ことがある。また、ＣＶＤ法による酸化シリコン膜の形
成は４００℃程度の高温雰囲気において行わなければな
らないので、微細パターンで構成される半導体集積回路
等の製造においては好ましくない。本発明は、上記した
問題を解決しようとするもので、簡易かつ信頼性の高い
方法により半導体装置内の一部の導電膜の膜厚を他の部
分の導電膜の膜厚より厚く形成する半導体装置の製造方
法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置の製造方法の構成上の特徴
は、電極取り出し用の開口部の形成された絶縁膜を表面
に設けた半導体基板上に第１導電膜を形成する第１導電
膜形成工程と、前記第１導電膜上の少なくとも一部分に
第２導電膜を形成する第２導電膜形成工程と、前記第２
導電膜の設けられた前記半導体基板上に第３導電膜を形
成する第３導電膜形成工程と、前記第３導電膜上に所定
パターンのレジスト膜を形成するレジスト膜形成工程
と、前記レジスト膜をマスクとして前記第３導電膜を前
記第２導電膜が露出するまでエッチングするエッチング
工程とを設けたことにある。

【０００８】

【発明の作用・効果】上記のように本発明を構成したこ
とにより、所定パターンのレジスト膜をマスクとして第
３導電膜を第２導電膜が露出するまでエッチングするこ
とにより、第２導電膜が第１導電膜のエッチングストッ
パとして作用するので、第１導電膜に損傷を与えること
なく膜厚の厚い導体配線を設けることができる。そし
て、第３導電膜は少なくともその一部分が第２導電膜を
介して第１導電膜に接続されているが、第３導電膜と第
２導電膜との接触により両者間の接触抵抗が大きくなる
ことはないため、第３導電膜の形成による無用な接触抵
抗の増加を抑制することが出来る。従って、第１導電膜
のエッチングによる損傷を防ぐエッチングストッパとし
て絶縁膜を用いた従来の方法のように、第３導電膜と第
１導電膜との接触面積を広げて両者間の接触抵抗を低く
するために半導体装置のサイズを大きくする必要もな
く、半導体装置をコンパクトに形成することが出来る。

【０００９】さらに、本発明によれば、導電膜の形成と
そのエッチングのみを内容とするので、絶縁膜を含めた
従来の方法に比べて膜形成工程が簡易化されると共に、
成膜温度の低減、膜の段差被覆性の改善等により半導体
装置の信頼性も高められる。

【００１０】

【実施例】以下、本発明の一実施例を図面を用いて説明
すると、図１は同実施例に係る一部に高電流容量部分の
設けられた半導体集積回路（例えば高出力Bi−CMOS形集
積回路）の導体配線形成工程を概略的に示している。ま
ず、所定の工程を経てトランジスタ等の素子（図示省略
する）及び電極取り出し用の開口部１１ａの設けられた
シリコン酸化膜１１が形成されたシリコン半導体基板１
０（以下、シリコン基板という）の表面に、第１層アル
ミニウム膜１２をスパッタリング技術又は真空蒸着技術
により約８００nm（ナノメータ）程度の厚さに形成する
（図１（ａ）参照）。アルミニウム膜１２の形成後に、
スパッタリング装置等内にてアルミニウム膜に重ねてチ
タンおよび窒化チタン膜１３をスパッタリング及び反応
スパッタリングによりそれぞれ２０nmおよび１００nm程
度の厚さに形成する（図１（ｂ）参照）。

【００１１】つぎに、半導体集積回路の高電流容量部分
Ｔにおける導体配線形成位置のチタンおよび窒化チタン
膜１３をホトリソグラフィおよびエッチング技術により
選択的に除去する（図１（ｃ）参照）。

【００１２】つぎに、チタンおよび窒化チタン膜１３の
除去されたシリコン基板１０の表面に、第２層アルミニ
ウム膜１４をスパッタリング技術等により約３ミクロン
程度の厚さに形成する。つづいて、高電流容量部分にお
ける導体配線形成位置の第２層アルミニウム膜１４以外
の部分の第２層アルミニウム膜１４をホトリソグラフィ
およびエッチング技術により選択的にエッチングを行い
窒化チタン膜１３の表面が露出するまで除去することに
より、高電流容量部分における約４ミクロン程度の厚い
膜厚のアルミニウム導体配線１５が形成される（図１
（ｄ）参照）。このとき、窒化チタン膜のアルミニウム
膜に対するエッチングの選択比が１より大きくなってい
るため、窒化チタン膜１３がエッチングのストッパとな
って第１層アルミニウム膜１２を保護するので、第１層
アルミニウム膜１２が損傷を受けることはない。つづい
て、高電流容量部分以外の部分の導体配線を形成するた
めに、図示省略するが、所定部分のチタン，窒化チタン
膜１３および第１層アルミニウム膜１２をホトリソグラ
フィおよびエッチング技術により選択的に除去する。こ
れにより、高電流容量部分を含めた半導体集積回路全体
の導体配線が形成される。

【００１３】以上説明したように、本実施例において
は、第１層アルミニウム膜１２上にアルミニウム膜に対
するエッチングの選択性の大きな金属および金属化合物
膜であるチタンおよび窒化チタン膜を形成し、窒化チタ
ン膜上に設けた第２層アルミニウム膜を窒化チタンを第
１層アルミニウム膜のエッチングストッパとして窒化チ
タン膜が露出するまでエッチングすることにより、チタ
ンおよび窒化チタン膜に一部分Ｗが重なった部分的に膜
厚の厚いアルミニウム導体配線を信頼性よく形成するこ
とができる。そして、第２層アルミニウム膜が一部重な
る窒化チタン膜は導電膜であるので両者間の接触抵抗を
小さくすることが出来るので、従来の絶縁膜を用いた場
合のように両膜の重なり部分を考慮して第１層及び第２
層アルミニウム膜間の接触面積を大きくする必要がな
く、従って半導体集積回路の面積を小さくすることがで
きる。

【００１４】また、上記実施例においては全ての膜をス
パッタリング技術等により処理することが出来るので、
酸化シリコン等の絶縁膜の形成にＣＶＤ法を用いる必要
のある従来方法に比べ工程が簡略化されるという効果が
得られる。さらに、上記実施例においては全ての膜をス
パッタリング技術等のみを用いれば良いことにより、処
理温度が４００℃程度のＣＶＤ法を用いる必要のある従
来方法に比べ処理温度を２００℃程度に低減させること
が出来ると共に、膜の段差被覆性も絶縁膜を含む従来方
法に比べて改善され膜の境界におけるボイドの発生等も
防止することが出来るので、半導体集積回路の信頼性を
向上させることができる。

【００１５】つぎに、本発明の他の実施例に関して図２
により説明する。本実施例は、上記実施例において、第
１層アルミニウム膜１２に重ねてチタンおよび窒化チタ
ン膜１３を形成した後のチタンおよび窒化チタン膜１３
のエッチング工程（図１（ｃ）参照）を省略し、直ちに
第２層アルミニウム膜１４を形成し、さらにチタンおよ
び窒化チタン膜１３を第１層アルミニウム膜１２のエッ
チングストッパとして第２層アルミニウム膜１４を窒化
チタン膜１３が露出するまでエッチングするようにした
ものである。

【００１６】以上のように他の実施例を構成したことに
より、上記した実施例と同様の効果が得られると共に、
本実施例においては、アルミニウム膜同士の接触に比べ
接触抵抗が若干大きくなるが、この接触抵抗の若干の増
加が余り問題にならない場合においてはこの方法は有効
であり、特に工程数を大幅に削減できる効果が得られ
る。さらに、本実施例のように第１層アルミニウム膜と
第２層アルミニウム膜の間に他の導電性膜を設けること
により、アルミニウム膜のエレクトロマイグレーショ
ン，ストレスマイグレーションに対する耐性が向上しア
ルミニウム膜の信頼性が向上する。

【００１７】なお、上記各実施例においては、第１層導
体，第２層導体としてアルミニウム膜を用いているが
金、ニッケル等他の導電膜を用いてもよい。また、エッ
チングストッパ用として、チタンおよび窒化チタン膜を
用いているが、タングステン、銅、クロム、マンガン等
第１，第２層導体とエッチングの選択性を備えた各種の
導電性の膜を用いてもよい。また、上記各実施例は、シ
リコン半導体集積回路に対して本発明を適用した場合に
ついて説明しているが、GaAs等の化合物半導体基板を用
いた半導体装置に対して本発明を適用してもよい。

【図面の簡単な説明】

【図１】本発明の一実施例を示す半導体装置の導体配線
形成工程を示す概略断面図である。

【図２】本発明の他の実施例を示す半導体装置の導体配
線形成工程の要部を示す概略断面図である。

【図３】従来技術に係る半導体装置の導体配線形成工程
を示す概略断面図である。

【符号の説明】

１０…シリコン半導体基板、１１…シリコン酸化膜、１
２…第１層アルミニウム膜、１３…チタン膜及び窒化チ
タン膜、１４…第２層アルミニウム膜。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電極取り出し用の開口部の形成された絶
   縁膜を表面に設けた半導体基板上に第１導電膜を形成す
   る第１導電膜形成工程と、 前記第１導電膜上の少なくとも一部分に第２導電膜を形
   成する第２導電膜形成工程と、 前記第２導電膜の設けられた前記半導体基板上に第３導
   電膜を形成する第３導電膜形成工程と、 前記第３導電膜上に所定パターンのレジスト膜を形成す
   るレジスト膜形成工程と、 前記レジスト膜をマスクとして前記第３導電膜を前記第
   ２導電膜が露出するまでエッチングするエッチング工程
   とを設けたことを特徴とする半導体装置の製造方法。