JPS5886746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5886746A
JPS5886746A JP18580681A JP18580681A JPS5886746A JP S5886746 A JPS5886746 A JP S5886746A JP 18580681 A JP18580681 A JP 18580681A JP 18580681 A JP18580681 A JP 18580681A JP S5886746 A JPS5886746 A JP S5886746A
Authority
JP
Japan
Prior art keywords
film
insulating film
layer
silica
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18580681A
Other languages
English (en)
Inventor
Takehiko Kubota
久保田 武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP18580681A priority Critical patent/JPS5886746A/ja
Publication of JPS5886746A publication Critical patent/JPS5886746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に多層配線構造における層間絶
縁膜の表面が段部においてゆるやかな傾斜角に外ってい
る半導体装置に関するものである。
半導体装置は近年ますます高集積化、高密度化が進み、
それに伴って不純物拡散領域パターン、絶縁膜への開孔
パターン、導電膜のパターン等の微細化とともに、導電
膜の多層化が行なわれるようになっている。しかしなが
ら導電膜のパターンの微細化と多層化は従来技術におい
ては両立する技術でけなかうた。即ち従来導電膜の多層
化に対しては、下層の導電膜の段部で上層の導電膜の断
線を防止するため、下層の導電膜の側面が該下層導電膜
の下地に対して垂直にならないように傾斜をつけ、その
段部が急峻にならないようにして対処してきた。しかし
ながら、この方法では導電膜を垂直にパターニングでき
ないため、微細化の実現に対しては不適当表方法でおる
。そしてこれらの欠点を防止する方法として従来使用さ
れている方法に、下層と上層の導電膜の間の層間絶縁膜
とシテリンガラス膜を使用し、このリンガラスSt−形
成後1000℃付近の高温処理によりフローさせて段部
を滑らかにする方法がある。しかしながらこの方法もリ
ンガラス膜を使用しなけれはならないこと、1000c
付近の高温処理をしなければならないということの制限
があるため、使用範囲が限定されZ0即ちリンガラス膜
は対湿性という点で、他の絶縁膜、例えば気相成長によ
る酸化膜。
アルミナ膜及びプラズマ化学反応による酸化膜。
窒化膜などに比べて劣るので望ましくない。また!00
0″C付近の熱処理をしなければならないことにより、
半導体基板中にすでに形成されている不純物拡散領域の
再拡散による回路素子の劣化が生じるし、さらに下層導
電膜として、金楓膜は使用できないなどの問題が発生し
ている。
本発明の目的は、上記従来の問題点を解消する新規なる
構造を提供するととKある。即ち層間絶縁膜はリンガラ
ス膜に限定されず、高温処理の必要もない方法で微細化
が可能でかつ安定な多層配線構造を提供することにある
本発明は、例えば複数個の回路素子を含む半導体基板と
、この半導体基板を覆い5選択的に設けられた複数個グ
・開孔部を有する第1の絶縁膜と、この開孔部を通じて
半導体基板に電気的に接続し、かつ第1の絶縁膜上に延
在して選択的に設けられ、かつその側面の一部が少なく
とも、第1の絶縁膜表面に対してtlは垂直な複数個の
第1の導電膜と、この第1の導電膜及びその他の領域を
覆う第2の絶縁膜と、この第2の絶縁膜に選択的に設け
られた開孔部を通じて、少なくとも第1の導電膜と電気
的に接続し、かつ第2の絶縁膜上に延在して選択的に設
けられた第2の導電膜を有する半導体装置において、第
2の絶縁膜が気相成長膜と、回転塗布(スピン塗布)に
よるシリカ膜と、気相成長膜からなる三層膜で構成され
ていることを特徴とする。
次に本発明管よりよく理解するために、従来技術と比較
しながら本発明の詳細な説明する。
第1図は従来技術の構造を示す断面図である。
複数の回路素子(図では省略)を含む半導体基板!■を
覆い、選択的に設けらhた開孔部を有する熱酸化膜12
の上面に、第1層目の金属配線層13゜13’が選択的
に形成さh1該金属配線13.13’の上、及びその他
の熱酸化膜12を覆って気相成長の酸化膜による層間絶
縁膜14が形成され、該層間絶縁膜14に選択的に設け
らhた開孔部を通じて第1F@目の金属配線13’と電
気的に接続し、層間絶縁膜24上に延在する第2層目の
金属配線15が形成されている。本構造において層間絶
縁膜14が第11−白金属配線13.13’上とその他
の領域との間で生ずる段部17,17.17が急峻なた
め、この上に形成される第2層目の金属配線15にくさ
び状のキ裂16.16’、 16’が発生し、第2層目
金属配線15が断線し易くなる。
第2図はリンガラス膜のフロー技術管使用シタ半導体装
置の構造を示す断面図である。複数の回路素子(図中で
は省略)を含む半導体基板21を憶い、選択的に設けら
れた開孔部を有する熱酸化膜22の上面に第1層目の多
結晶シリコン配線23.23’が選択的に形成され、該
多結晶シリコン配線23.23’の上及びその他の熱酸
化M22を覆ってフローされたリンガラス膜による層間
絶縁膜24が形成されており、該層間絶縁膜24に選択
的に設けられた開孔部を通じて、第1層目の多結晶シリ
コン配線23′と電気的に接続し、層間絶縁膜24上に
延在すZ第2層目の金属配線25が形成されている。本
構造においては、第1層目の多結晶シリコン配@23.
23’上とその他の領域との間で生じるフローされたリ
ンガラス膜24の表面の段部27,27’、27’はゆ
るやかな曲線となっているため、この上に形成される第
2層目の金属配線25にけキ裂が発生せず、断線の心配
はない。
L7かしながら、本構造の実現のためKは、層間絶縁膜
はリンガ2スに限定され、さらに第1層目の導電aけ、
1000’C付近の高温熱処理に耐える多結晶シリコン
膜などに限定される。
第3図に本発明の一実施例を示す。複数個の回路素子(
図中では省略5)を含む半導体基板31を覆い、選択的
に設けられた開孔部を有する熱酸化膜32の上面に第1
層目の金属配線33.33’が選択的に形成さh1該第
1層目金属配線33.33’の上及び、その他の熱酸化
膜32を覆ってプラズマ化学反応による窒化膜で構成さ
れた層間絶縁膜34゜スピン塗布によるシリカ膜で構成
さねた層間絶縁膜35、さらにプラズマ化学反応による
窒化膜で構成された眉間絶縁膜36が形成され、これら
の眉間絶縁膜34,35.36を貫ぬいて選択的に設け
られた開孔部を通じて、第1層目金属配線33′と電気
的に接続し1層間絶縁膜36上に延在する第2層目の金
属配線1−37が形成されている。
本発明の本実施例においては、第1層目の金属配線層3
3.33’上とその他の熱酸化膜32上との間で生ずる
眉間絶縁膜36の表面の段部(例えは39)は、スピン
塗布によるシリカ膜が39の形状で存在するため、一定
の傾斜角を有するため、この上に形成される第2層目の
金属配線37にけキ裂が発生せず、断線の恐れはない。
さらに本発明によれば、スピン塗布によるシリカ膜35
はプラズマ化学反応による窒化膜34゜36にはさまれ
ているため%シリカ膜が機械的歪に弱いという欠点を補
ない、7リカ膜のクラック発生を未然に防止できる。さ
らに1プラズマ化学反応による窒化膜は、シリカ膜に含
まれる不純物が半導体基板中の回路素子又は配線金属に
与える不安定性を防ぐことができるので、本発明のよう
にシリカ膜を窒化膜ではさむ構造は高信頼性半導体装置
を容易に提供するものである。
以上本発明について実施例を用いて説明してきたO なお、実施例において、半導体基板内の回路素子につい
ては省略したが、MO8型トランジスタ、バイポーラ型
トランジスタ、PN接合汐゛イオード等の能動素子、及
び抵抗、容曾等の受動素子及びこれらの組合せによる全
ての半導体装置について適用可能である。また、実施例
では、主たる眉間絶縁膜としてプラズマ化学反応による
窒化111ffi用いて1本発明の詳細な説明したが、
これに変えて気相成長による酸化膜、窒化膜、アルミナ
膜、リンガラス膜及び、プラズマ反応によるこれらの膝
ケ用いても、本発明の効果は充分発揮されるものである
【図面の簡単な説明】
第1図、第2図は、従来技術による半導体装置を示す断
面図、第3図は本発明の実施例の半導体装置を示す断面
図、である。 図中において、11,21.31・・・・・・半導体基
板、12.14,22,24.32.34.36・・・
・・・絶縁膜、35・・・・・・シリカ膜、13.l 
5.23.25,33゜37・・・・・・導電膜、であ
る。 第 1 図 第 2′ 図

Claims (1)

    【特許請求の範囲】
  1. 終複数の回路素子を含む半導体基板と、該半導体基板5
    r、覆い、選択的に設けらねた複数個の開孔部を有する
    t41の絶縁膜と%核間孔部を通じて半導体基板と電気
    的に接続し、かつ前記第1の絶縁膜上に延在して選択的
    に設けられ、かつその側面の一部が少なくとも第1の絶
    縁膜表面に対してはt1垂直な初数個の第1の導電膜と
    、該第1の導電膜及びその他の領域f覆う第2の絶縁膜
    と、該第2の絶縁膜に選択的に設けらf″した開孔部を
    通じて、少なくとも第1の導電膜と電気的に接続し、か
    つ前記第2の絶鰍膜上に延在して選択的に設けられた第
    2の導電膜1有する半導体装置において、前記第2の絶
    縁膜が少なくともシリカ膜を含む複数層の膜で構成され
    ていることを特徴とする半導体装置。
JP18580681A 1981-11-19 1981-11-19 半導体装置 Pending JPS5886746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18580681A JPS5886746A (ja) 1981-11-19 1981-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18580681A JPS5886746A (ja) 1981-11-19 1981-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS5886746A true JPS5886746A (ja) 1983-05-24

Family

ID=16177211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18580681A Pending JPS5886746A (ja) 1981-11-19 1981-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS5886746A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604239A (ja) * 1983-06-22 1985-01-10 Nec Corp 半導体装置及びその製造方法
JPS607737A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置の製造方法
JPS63208243A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置の製造方法
US4906592A (en) * 1985-10-03 1990-03-06 Bull S.A. Method for forming a multilayered metal network for bonding components of a high-density integrated circuit using a spin on glass layer
US5354387A (en) * 1989-09-28 1994-10-11 Applied Materials, Inc. Boron phosphorus silicate glass composite layer on semiconductor wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604239A (ja) * 1983-06-22 1985-01-10 Nec Corp 半導体装置及びその製造方法
JPH0324784B2 (ja) * 1983-06-22 1991-04-04 Nippon Electric Co
JPS607737A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置の製造方法
US4906592A (en) * 1985-10-03 1990-03-06 Bull S.A. Method for forming a multilayered metal network for bonding components of a high-density integrated circuit using a spin on glass layer
JPS63208243A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置の製造方法
US5354387A (en) * 1989-09-28 1994-10-11 Applied Materials, Inc. Boron phosphorus silicate glass composite layer on semiconductor wafer

Similar Documents

Publication Publication Date Title
JP2001068495A (ja) 半導体装置及びその製造方法
JPS61112356A (ja) 集積回路に貫通導体を形成する方法
JPS5886746A (ja) 半導体装置
JPS62118543A (ja) 半導体集積回路装置
JPS60140850A (ja) 積層集積型半導体回路装置の製法
JPS6161698B2 (ja)
JPS60109248A (ja) 半導体集積回路装置の製造方法
JPH0342834A (ja) 半導体装置
JPS5831557A (ja) 半導体装置
JPS5886745A (ja) 半導体装置
JPS6365647A (ja) 半導体集積回路装置の製造方法
JPS61125152A (ja) 半導体装置の製造方法
KR20020057340A (ko) 반도체 소자의 다층 배선 구조 및 그 제조방법
JPH0547764A (ja) 半導体装置とその製造方法
JPS61239646A (ja) 多層配線の形成方法
JPS62154758A (ja) 半導体装置とその製造法
JPS58192350A (ja) 半導体装置
JPH0330295B2 (ja)
JPS62271453A (ja) 半導体素子の製造方法
JPS637463B2 (ja)
JPH01205550A (ja) 半導体素子の製造方法
JPH01298744A (ja) 半導体装置の製造方法
JPH021926A (ja) 半導体装置の製造方法
JPH01146341A (ja) 多層配線の形成方法
JPH03120826A (ja) 半導体装置の金属配線形成方法