JPS63208243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63208243A JPS63208243A JP4188387A JP4188387A JPS63208243A JP S63208243 A JPS63208243 A JP S63208243A JP 4188387 A JP4188387 A JP 4188387A JP 4188387 A JP4188387 A JP 4188387A JP S63208243 A JPS63208243 A JP S63208243A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- inorganic
- inorganic interlayer
- aluminum wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 58
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、特にアルミ多層
配線における眉間絶縁膜の形成方法に関する。
配線における眉間絶縁膜の形成方法に関する。
（従来の技術）
従来、アルミ多層配線半導体装置におけるｊ−聞納縁膜
には耐湿性が重視される場合はシリコン窒化膜（Ｓｉ３
Ｎ＋） が、また、配線の層間容量が問題となる場合
はシリコン酸化膜（８ｉ ０２ ）或いはボリミイド系
の有機性樹脂膜が使用される。
には耐湿性が重視される場合はシリコン窒化膜（Ｓｉ３
Ｎ＋） が、また、配線の層間容量が問題となる場合
はシリコン酸化膜（８ｉ ０２ ）或いはボリミイド系
の有機性樹脂膜が使用される。
（発明が解決しようとする問題点）
ところで、この層間絶縁膜の全てに要求される材質上の
条件は、良好な平坦面が容易に得られること、スルー・
ホール形成のための加工が容易であること、耐湿性にす
ぐれていることおよび誘電率が小さいことなどであるが
、一般にはこれらの全てを満足できるものはないので通
常２つ以上を組合せた複合膜が採用される。例えば、す
７０−し難いシリコン窒化膜の凹所をシリカ塗布膜また
は有機シロキ酸系の樹脂溶液で埋めることによって平坦
性を確保しそのすぐれた耐湿性を活かすよう工夫される
。また、平坦性に限って見ればボリミイド系の有機性樹
脂膜などはきわめて良好な絶縁膜であるが耐湿性に問題
があるので場合により他の膜質のものと適宜複合される
。
条件は、良好な平坦面が容易に得られること、スルー・
ホール形成のための加工が容易であること、耐湿性にす
ぐれていることおよび誘電率が小さいことなどであるが
、一般にはこれらの全てを満足できるものはないので通
常２つ以上を組合せた複合膜が採用される。例えば、す
７０−し難いシリコン窒化膜の凹所をシリカ塗布膜また
は有機シロキ酸系の樹脂溶液で埋めることによって平坦
性を確保しそのすぐれた耐湿性を活かすよう工夫される
。また、平坦性に限って見ればボリミイド系の有機性樹
脂膜などはきわめて良好な絶縁膜であるが耐湿性に問題
があるので場合により他の膜質のものと適宜複合される
。
しかしながら、この複合膜は層内に有機性樹脂族を含む
場合であるとスルー中ホールを形成した際この開口部に
有機性樹脂膜を露出せしめることとなるのでスルー・ホ
ールの耐湿性に問題が生じるようになる。従って、この
ような場合には有機性樹脂膜はアルミ配線間の段差ｆ！
：埋めるだけの使用に止どめアルミ配線上には形成しな
いよう工夫される。また、シリカ塗布膜の如き無機膜で
シリコン窒化膜の平坦化をはかった場合ではスルー・ホ
ールの形成上に大きな問題を生じることはないが、アル
ミ配線間の段差平坦化能力は有機性樹脂膜種ではないの
で特に第１層アルミ配線の配線間隔が微細Ｋｆｒると第
２層アルミ配線に断線事故が発生するようになる。この
傾向は半導体装置の集積歴およびａ＃ｌ！Ｉ化の進展と
共に有機性樹脂膜を用いた場合でも例外なく一層強まっ
ており微細化高集積度半導体装置の製造をきわめて困難
ならしめている。
場合であるとスルー中ホールを形成した際この開口部に
有機性樹脂膜を露出せしめることとなるのでスルー・ホ
ールの耐湿性に問題が生じるようになる。従って、この
ような場合には有機性樹脂膜はアルミ配線間の段差ｆ！
：埋めるだけの使用に止どめアルミ配線上には形成しな
いよう工夫される。また、シリカ塗布膜の如き無機膜で
シリコン窒化膜の平坦化をはかった場合ではスルー・ホ
ールの形成上に大きな問題を生じることはないが、アル
ミ配線間の段差平坦化能力は有機性樹脂膜種ではないの
で特に第１層アルミ配線の配線間隔が微細Ｋｆｒると第
２層アルミ配線に断線事故が発生するようになる。この
傾向は半導体装置の集積歴およびａ＃ｌ！Ｉ化の進展と
共に有機性樹脂膜を用いた場合でも例外なく一層強まっ
ており微細化高集積度半導体装置の製造をきわめて困難
ならしめている。
（発明の目的）
本発明の目的は、上記の情況に鑑み、きわめて微細間隔
のアルミ配線段差に良好な平坦性を与えると共にアルミ
配線上に耐湿性のスルー中ホールを容易に形成し得る複
合ノー間絶縁膜を備えた半導体装置の製造方法を提供す
ることである。
のアルミ配線段差に良好な平坦性を与えると共にアルミ
配線上に耐湿性のスルー中ホールを容易に形成し得る複
合ノー間絶縁膜を備えた半導体装置の製造方法を提供す
ることである。
（発明の構成）
本発明によれば、半導体装置の製造方法は、半導体基板
のフィールド絶縁膜上に第１層アルミ配線をバター二／
グ形成する工程と、前記第１層アルミ配線を含む基板全
面に第１の無機層間絶縁膜膜を被覆形成する工程と、前
記第１の無機層間絶縁膜上≦前記第１層アルミ配線を埋
めるように第２の無機層間絶縁膜を厚膜形成する工程と
、前記第２の無機層間絶縁膜の厚膜を前記第１の無機層
間絶縁膜の被覆面が露出するまでエツチング除去する前
記第２の無機層間絶縁膜に対する異方性エツチング工程
と、前記異方性エツチング工程により露出される第１の
無機層間絶縁膜の被覆面を含む基板全面に無機または有
機の絶縁膜を塗布する前記第１および第２の無機層間絶
縁膜に対する第１の平坦化工程と、前記無機または有機
の絶縁塗布膜を前記第１の無機層間絶縁膜の被覆面が再
び露出するまで等方性エツチングする前記第１および第
２の無機層間絶縁膜に対する第２の平坦化工程と、前記
第２の平坦化工程により露出され平坦化される前記第１
の無機層間絶縁膜の被覆面および無機または有機の絶縁
塗布膜を含む基板全面に無機絶縁膜を成長する第３の無
機層間絶縁膜形成工程とを含む。
のフィールド絶縁膜上に第１層アルミ配線をバター二／
グ形成する工程と、前記第１層アルミ配線を含む基板全
面に第１の無機層間絶縁膜膜を被覆形成する工程と、前
記第１の無機層間絶縁膜上≦前記第１層アルミ配線を埋
めるように第２の無機層間絶縁膜を厚膜形成する工程と
、前記第２の無機層間絶縁膜の厚膜を前記第１の無機層
間絶縁膜の被覆面が露出するまでエツチング除去する前
記第２の無機層間絶縁膜に対する異方性エツチング工程
と、前記異方性エツチング工程により露出される第１の
無機層間絶縁膜の被覆面を含む基板全面に無機または有
機の絶縁膜を塗布する前記第１および第２の無機層間絶
縁膜に対する第１の平坦化工程と、前記無機または有機
の絶縁塗布膜を前記第１の無機層間絶縁膜の被覆面が再
び露出するまで等方性エツチングする前記第１および第
２の無機層間絶縁膜に対する第２の平坦化工程と、前記
第２の平坦化工程により露出され平坦化される前記第１
の無機層間絶縁膜の被覆面および無機または有機の絶縁
塗布膜を含む基板全面に無機絶縁膜を成長する第３の無
機層間絶縁膜形成工程とを含む。
（問題点を解決するための手段）
すなわち、本発明によれば第１層アルミ配線導体を含む
基板全面はまず無機絶縁物からなる第１の層間絶縁膜で
被覆され、ついでこの基板全面に厚膜形成した無機絶縁
膜の異方性エツチング工程によってアルミ配線導体の側
壁面のみを被覆するテーパ状の第２の眉間絶縁膜が形成
される。ここで、従来技術に做って第１および第２の眉
間絶縁膜には無機または有機の絶縁膜を用いた塗布法に
よる第１の平坦化工程が行なわれ、更にアルミ配線導体
の上面からこの塗布膜を除去する第２の平坦化工程が行
なわれた後これら全面に第３の無機層間絶縁膜が形成さ
れる。
基板全面はまず無機絶縁物からなる第１の層間絶縁膜で
被覆され、ついでこの基板全面に厚膜形成した無機絶縁
膜の異方性エツチング工程によってアルミ配線導体の側
壁面のみを被覆するテーパ状の第２の眉間絶縁膜が形成
される。ここで、従来技術に做って第１および第２の眉
間絶縁膜には無機または有機の絶縁膜を用いた塗布法に
よる第１の平坦化工程が行なわれ、更にアルミ配線導体
の上面からこの塗布膜を除去する第２の平坦化工程が行
なわれた後これら全面に第３の無機層間絶縁膜が形成さ
れる。
（作用）
本発明によれば、第１および第２の無機層間絶縁膜には
２度の平坦化工程が行なわれるので第３の無機層間絶縁
膜を含めてもきわめて平坦性に富む層間絶縁膜の構造を
与える。また、第２の層間絶縁膜はアルミ配線間を下か
ら上に向かって拡がる形状で埋めるよう形成されるので
配線間隔が微細な場合であっても無機または有機の絶縁
膜を基板面に達する深さまで充分進入せしめるよう働く
。
２度の平坦化工程が行なわれるので第３の無機層間絶縁
膜を含めてもきわめて平坦性に富む層間絶縁膜の構造を
与える。また、第２の層間絶縁膜はアルミ配線間を下か
ら上に向かって拡がる形状で埋めるよう形成されるので
配線間隔が微細な場合であっても無機または有機の絶縁
膜を基板面に達する深さまで充分進入せしめるよう働く
。
すなわち、塗布法による平坦化効果を著しく高めるよう
機能する。更にアルミ配線導体の上表面には比較的薄い
第１の無機層間絶縁膜と厚い８ｇ３の無機層間絶縁膜が
積層されているのみであるのできわめて良好な耐湿性と
カバレージ性とを備えたスルー・ホールを容易に形成せ
しめ得る。以下図面を用いて詳細に説明する。
機能する。更にアルミ配線導体の上表面には比較的薄い
第１の無機層間絶縁膜と厚い８ｇ３の無機層間絶縁膜が
積層されているのみであるのできわめて良好な耐湿性と
カバレージ性とを備えたスルー・ホールを容易に形成せ
しめ得る。以下図面を用いて詳細に説明する。
（実施例）
第１図（ａ）〜（ｄ）は本発明の一実施例を示す工程順
序図である。本実施例によれば半導体基板１のフィール
ド絶縁膜２上には第１図（ａ）に示す如く第１層アルミ
配線３が通常の技術に従いまずパターニング形成され、
ついで第１および第２の無機層間絶縁膜４および５がそ
れぞれ被覆形成される。ここで、第１の無機層間絶縁膜
４は比較的薄い（例えば０．１〜０．５μｍ）のシリコ
ン窒化膜で形成されることが好ましく、また、第２の無
機層間絶縁膜５の材質にはシリコン酸化膜が適当し且つ
この段階では第１のアルミ配線３の膜厚（通常０．５〜
１．５μｍ）よりも厚い膜厚に形成される。ついでこの
第２の無機層間絶縁膜５は下層に位置する第１の無機層
間絶縁膜４の被覆面が露出するまで異方性エツチングさ
れる。このエツチングには例えばリアクティブ・イオン
・エツチング技術（ＲＩＥ）を用いることができる。こ
の異方性エツチング段階が終わると第２の無機層間絶縁
膜５は第１のアルミ配線３の側壁面のみを被覆するテー
パ形状に形成される。〔第１図（ｂ）参照〕。ここで、
この第１および第２の無機層間絶縁膜４および５は従来
技術に做いシリカまたはシロキ酸系ポリマー等の無機ま
たは有機の絶縁膜６の塗布法により平坦化される。この
際、アルミ配線間を埋める第２の無機層間絶縁膜５は下
から上に拡がるテーパ状を形成しているのでこの塗布膜
は基板面に達する深さまで充分進入する。例えば配線間
隔が１．０μｍ程度に微細化された場合でもこの配線段
差は充分平坦化される。ついでこの塗布膜を第１層アル
ミ配線３の上面を被覆する第１の無機層間絶縁膜４の被
覆面が再び露出するまで等方性エツチングしたうえ第３
の無機層間絶縁膜７をシリコン窒化膜を用いて形成すれ
ば第１図（Ｃ）の構造を得る。この場合第１および第２
の無機層間絶縁膜４および５は第１および第２の平坦化
工程で充分平坦化されているので第３の無機層間絶縁膜
７の平坦度もまたきわめて良好である。従って、この上
面には第２層アルミ配線８を第１図（ｄ）ＶＣ示す如く
容易に形成することができ、また、アルミ配線３上には
耐湿性およびカバレージ性のきわめて良好なスルーφホ
ール９を形成することができるので上層配線に断線事故
発生の憂い少なき多層アルミ配線半導体装置を高密度に
信頼性高く且つ歩溜りよく生産することができる。
序図である。本実施例によれば半導体基板１のフィール
ド絶縁膜２上には第１図（ａ）に示す如く第１層アルミ
配線３が通常の技術に従いまずパターニング形成され、
ついで第１および第２の無機層間絶縁膜４および５がそ
れぞれ被覆形成される。ここで、第１の無機層間絶縁膜
４は比較的薄い（例えば０．１〜０．５μｍ）のシリコ
ン窒化膜で形成されることが好ましく、また、第２の無
機層間絶縁膜５の材質にはシリコン酸化膜が適当し且つ
この段階では第１のアルミ配線３の膜厚（通常０．５〜
１．５μｍ）よりも厚い膜厚に形成される。ついでこの
第２の無機層間絶縁膜５は下層に位置する第１の無機層
間絶縁膜４の被覆面が露出するまで異方性エツチングさ
れる。このエツチングには例えばリアクティブ・イオン
・エツチング技術（ＲＩＥ）を用いることができる。こ
の異方性エツチング段階が終わると第２の無機層間絶縁
膜５は第１のアルミ配線３の側壁面のみを被覆するテー
パ形状に形成される。〔第１図（ｂ）参照〕。ここで、
この第１および第２の無機層間絶縁膜４および５は従来
技術に做いシリカまたはシロキ酸系ポリマー等の無機ま
たは有機の絶縁膜６の塗布法により平坦化される。この
際、アルミ配線間を埋める第２の無機層間絶縁膜５は下
から上に拡がるテーパ状を形成しているのでこの塗布膜
は基板面に達する深さまで充分進入する。例えば配線間
隔が１．０μｍ程度に微細化された場合でもこの配線段
差は充分平坦化される。ついでこの塗布膜を第１層アル
ミ配線３の上面を被覆する第１の無機層間絶縁膜４の被
覆面が再び露出するまで等方性エツチングしたうえ第３
の無機層間絶縁膜７をシリコン窒化膜を用いて形成すれ
ば第１図（Ｃ）の構造を得る。この場合第１および第２
の無機層間絶縁膜４および５は第１および第２の平坦化
工程で充分平坦化されているので第３の無機層間絶縁膜
７の平坦度もまたきわめて良好である。従って、この上
面には第２層アルミ配線８を第１図（ｄ）ＶＣ示す如く
容易に形成することができ、また、アルミ配線３上には
耐湿性およびカバレージ性のきわめて良好なスルーφホ
ール９を形成することができるので上層配線に断線事故
発生の憂い少なき多層アルミ配線半導体装置を高密度に
信頼性高く且つ歩溜りよく生産することができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、下層アル
ミ配線が微小間隔を以って形成された場合でもきわめて
良好な平坦性とスルー・ホール形成のためのすぐれた加
工性とを兼備した層間絶縁膜が容易に形成できるので多
層アルミ配線半導体装置の高集積化、高信頼性化に顕著
なる効果をあげることができる。
ミ配線が微小間隔を以って形成された場合でもきわめて
良好な平坦性とスルー・ホール形成のためのすぐれた加
工性とを兼備した層間絶縁膜が容易に形成できるので多
層アルミ配線半導体装置の高集積化、高信頼性化に顕著
なる効果をあげることができる。
第１図（ａＪ〜（ｄ）は本発明の一実施例を示す工程順
序図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・第１層アルミ配線、４，５・・
・・・・第１および第２の無機層間絶縁膜、６・山・・
無機または有機の絶縁塗布膜、７・・・・・・第３の無
機層間絶縁膜、８・・・・・・第２層アルミ配線、９・
・・・・・スルー・ホール。 ω 箭１ 問 （ｄり 箔 １ 目 ／ ； ４４本、隻尤更 ３；
Ａランソ断アルミｄ？；フィールド柁ぢ４東
７；又ルー・オール３ ； 身５１屑アノトミ組 ４； 某育万無壓藺廃り開成− ５； 箭Ｚめ熱着１１粛麺−侯腰、
序図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・第１層アルミ配線、４，５・・
・・・・第１および第２の無機層間絶縁膜、６・山・・
無機または有機の絶縁塗布膜、７・・・・・・第３の無
機層間絶縁膜、８・・・・・・第２層アルミ配線、９・
・・・・・スルー・ホール。 ω 箭１ 問 （ｄり 箔 １ 目 ／ ； ４４本、隻尤更 ３；
Ａランソ断アルミｄ？；フィールド柁ぢ４東
７；又ルー・オール３ ； 身５１屑アノトミ組 ４； 某育万無壓藺廃り開成− ５； 箭Ｚめ熱着１１粛麺−侯腰、
Claims (1)
- 半導体基板のフィールド絶縁膜上に第１層アルミ配線を
パターニング形成する工程と、前記第１層アルミ配線を
含む基板全面に第１の無機層間絶縁膜を被覆形成する工
程と、前記第１の無機層間絶縁膜上に前記第１層アルミ
配線を埋めるように第２の無機層間絶縁膜を厚膜形成す
る工程と、前記第２の無機層間絶縁膜の厚膜を前記第１
の無機層間絶縁膜の被覆面が露出するまでエッチング除
去する前記第２の無機層間絶縁膜に対する異方性エッチ
ング工程と、前記異方性エッチング工程により露出され
る第１の無機層間絶縁膜の被覆面を含む基板全面に無機
または有機の絶縁膜を塗布する前記第１および第２の無
機層間絶縁膜に対する第１の平坦化工程と、前記無機ま
たは有機の絶縁塗布膜を前記第１の無機層間絶縁膜の被
覆面が再び露出するまで等方性エッチングする前記第１
および第２の無機層間絶縁膜に対する第２の平坦化工程
と、前記第２の平坦化工程により露出され平坦化される
前記第１の無機層間絶縁膜の被覆面および無機または有
機の絶縁塗布膜を含む基板全面に無機絶縁膜を成長する
第３の無機層間絶縁膜形成工程を含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041883A JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041883A JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208243A true JPS63208243A (ja) | 1988-08-29 |
| JPH0611043B2 JPH0611043B2 (ja) | 1994-02-09 |
Family
ID=12620673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041883A Expired - Lifetime JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611043B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266525A (en) * | 1990-08-07 | 1993-11-30 | Seiko Epson Corporation | Microelectronic interlayer dielectric structure and methods of manufacturing same |
| US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
| JP2004349572A (ja) * | 2003-05-23 | 2004-12-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
| JPS60210851A (ja) * | 1984-04-05 | 1985-10-23 | Toshiba Corp | 半導体装置とその製造方法 |
-
1987
- 1987-02-24 JP JP62041883A patent/JPH0611043B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
| JPS60210851A (ja) * | 1984-04-05 | 1985-10-23 | Toshiba Corp | 半導体装置とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266525A (en) * | 1990-08-07 | 1993-11-30 | Seiko Epson Corporation | Microelectronic interlayer dielectric structure and methods of manufacturing same |
| US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
| JP2004349572A (ja) * | 2003-05-23 | 2004-12-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611043B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002508590A (ja) | 垂直集積した回路構造を作製するための配線方法および垂直集積した回路構造 | |
| JPH04233242A (ja) | Ｉｃステージの製造方法 | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPS61252649A (ja) | 改良された集積回路構造 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPS6343892B2 (ja) | ||
| KR100445506B1 (ko) | 반도체장치의 제조방법 | |
| JPH09246375A (ja) | 配線形成方法および半導体装置の製造方法 | |
| US6337268B1 (en) | Method of manufacturing contact structure | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPS60245254A (ja) | 層間絶縁膜の形成方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| KR100244801B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 |