JP2544750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2544750B2 JP2544750B2 JP62305214A JP30521487A JP2544750B2 JP 2544750 B2 JP2544750 B2 JP 2544750B2 JP 62305214 A JP62305214 A JP 62305214A JP 30521487 A JP30521487 A JP 30521487A JP 2544750 B2 JP2544750 B2 JP 2544750B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum wiring
- plasma nitride
- insulating film
- layer aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線
半導体装置における層間絶縁膜の形成方法に関する。
半導体装置における層間絶縁膜の形成方法に関する。
半導体装置の高集積化の進展に伴い、素子間の相互配
線を多層化することが行なわれている。この配線の多層
化に伴なっておこる一つの問題は、下層配線あるいはコ
ンタクト孔開口部における段差部分で上層の配線に断線
が生ずることである。通常この対策にはスピン・オン・
ガラス〔Spin on Glass,以下SOGという〕膜で被覆して
段差部分の傾斜をゆるやかにし、上層配線のステップ・
カバレッヂ（段差被覆性）を改善することが行われる。
線を多層化することが行なわれている。この配線の多層
化に伴なっておこる一つの問題は、下層配線あるいはコ
ンタクト孔開口部における段差部分で上層の配線に断線
が生ずることである。通常この対策にはスピン・オン・
ガラス〔Spin on Glass,以下SOGという〕膜で被覆して
段差部分の傾斜をゆるやかにし、上層配線のステップ・
カバレッヂ（段差被覆性）を改善することが行われる。
第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法
における層間絶縁膜の形成工程を示す工程順序図であ
る。
における層間絶縁膜の形成工程を示す工程順序図であ
る。
従来の半導体装置の製造方法によれば、まず第２図
（ａ）に示すようにシリコン基板１のフィールド絶縁膜
２上に第１層アルミ配線３が所望のパターンに形成さ
れ、ついで第２図（ｂ）のように第１層アルミ配線３の
ヒロックをおさえる目的でプラズマCVD法により第１プ
ラズマ窒化膜４が堆積される。この堆積膜厚は150Å程
度が好ましく、これより厚くなると後工程で行う熱処理
による第１層アルミ配線３のガス出し効果がうすれ、第
１プラズマ窒化膜４が膨張する現象が起り、また、薄く
なると目的とする第１層アルミ配線３のヒロックを押さ
えきれなくなり、上層配線との間に短絡現象を引き起こ
す。つぎに第２図（ｃ）に示すように、SOG膜５が塗布
され熱処理によって硬化させしめられる。このSOG膜５
の塗布によって第１層アルミ配線３が形成する段差部の
傾斜が緩やかになる。ついで第２図（ｄ）に示すよう
に、プラズマCVD法により第２プラズマ窒化膜６を膜厚
約8500Å程度堆積させる。この膜厚は層間絶縁膜として
のトータル絶縁耐力が十分に保たれる数値に設計される
ものである。
（ａ）に示すようにシリコン基板１のフィールド絶縁膜
２上に第１層アルミ配線３が所望のパターンに形成さ
れ、ついで第２図（ｂ）のように第１層アルミ配線３の
ヒロックをおさえる目的でプラズマCVD法により第１プ
ラズマ窒化膜４が堆積される。この堆積膜厚は150Å程
度が好ましく、これより厚くなると後工程で行う熱処理
による第１層アルミ配線３のガス出し効果がうすれ、第
１プラズマ窒化膜４が膨張する現象が起り、また、薄く
なると目的とする第１層アルミ配線３のヒロックを押さ
えきれなくなり、上層配線との間に短絡現象を引き起こ
す。つぎに第２図（ｃ）に示すように、SOG膜５が塗布
され熱処理によって硬化させしめられる。このSOG膜５
の塗布によって第１層アルミ配線３が形成する段差部の
傾斜が緩やかになる。ついで第２図（ｄ）に示すよう
に、プラズマCVD法により第２プラズマ窒化膜６を膜厚
約8500Å程度堆積させる。この膜厚は層間絶縁膜として
のトータル絶縁耐力が十分に保たれる数値に設計される
ものである。
以上の工程を経て複合膜に形成された層間絶縁膜に
は、第２図（ｅ）に示されるようにコンタクト孔の開口
部７が形成される。通常このコンタクト孔開口部７は、
上層配線のステップ・ガバレッジを良好ならしめるた
め、等方性エッチングと異方性エッチングとの組合せで
開口される。すなわち、初めに層間膜の1/2の厚さを等
方性エッチング手法で開口し、残りを異方性エッチング
手法で開口する。
は、第２図（ｅ）に示されるようにコンタクト孔の開口
部７が形成される。通常このコンタクト孔開口部７は、
上層配線のステップ・ガバレッジを良好ならしめるた
め、等方性エッチングと異方性エッチングとの組合せで
開口される。すなわち、初めに層間膜の1/2の厚さを等
方性エッチング手法で開口し、残りを異方性エッチング
手法で開口する。
しかしながら、このようにして形成された層間絶縁膜
は、SOG膜５が第１および第２のプラズマ窒化膜４およ
び６の間に常に介在し、第１層アルミ配線３にまで延在
しているので、コンタクト孔を開口する際問題がおこ
る。すなわち、等方性エッチングの際、エッチング・レ
ートが変わりオーバー・エッチングが生じた時、或いは
第２プラズマ窒化膜６の膜厚が薄く形成されていたりし
た時、下記に示す如き不具合が生じる。例えば、第１プ
ラズマ窒化膜４および第２プラズマ窒化膜６の厚さがそ
れぞれ1500Åおよび8500Åで等方性エッチングのエッチ
ング・レートが100Å/secである通常の場合を考える
と、等方性エッチングする時間は第1,第２プラズマ窒化
膜のトータル膜厚（10000Å）の1/2（5000Å）をエッチ
ングするとして50秒となる。ところが、仮に第２プラズ
マ窒化膜６が35％薄くなり膜厚5525Åとなったところで
エッチング・レートが40％大きく（140Å/sec）なった
とすると、50秒エッチングした場合のエッチング膜厚は
7000Åとなるので、第２プラズマ窒化膜６を通りこし更
にSOG膜５および第２プラズマ窒化膜４までもエッチン
グされてしまうこととなり、コンタクト孔開口部７内に
はSOG膜５がひさし状に突出するように残ることとな
る。このようにSOG膜５のひさしができるのは、SOG膜の
エッチング・レートがプラズマ窒化膜よりも遅いためで
ある。
は、SOG膜５が第１および第２のプラズマ窒化膜４およ
び６の間に常に介在し、第１層アルミ配線３にまで延在
しているので、コンタクト孔を開口する際問題がおこ
る。すなわち、等方性エッチングの際、エッチング・レ
ートが変わりオーバー・エッチングが生じた時、或いは
第２プラズマ窒化膜６の膜厚が薄く形成されていたりし
た時、下記に示す如き不具合が生じる。例えば、第１プ
ラズマ窒化膜４および第２プラズマ窒化膜６の厚さがそ
れぞれ1500Åおよび8500Åで等方性エッチングのエッチ
ング・レートが100Å/secである通常の場合を考える
と、等方性エッチングする時間は第1,第２プラズマ窒化
膜のトータル膜厚（10000Å）の1/2（5000Å）をエッチ
ングするとして50秒となる。ところが、仮に第２プラズ
マ窒化膜６が35％薄くなり膜厚5525Åとなったところで
エッチング・レートが40％大きく（140Å/sec）なった
とすると、50秒エッチングした場合のエッチング膜厚は
7000Åとなるので、第２プラズマ窒化膜６を通りこし更
にSOG膜５および第２プラズマ窒化膜４までもエッチン
グされてしまうこととなり、コンタクト孔開口部７内に
はSOG膜５がひさし状に突出するように残ることとな
る。このようにSOG膜５のひさしができるのは、SOG膜の
エッチング・レートがプラズマ窒化膜よりも遅いためで
ある。
第３図は従来法によって層間絶縁膜を等法性オーバー
・エッチングした場合のコンタクト孔開口部の一例を示
す断面構造図で、８が開口部内に突出するように残され
たSOG膜５のひさしである。このSOG膜５のひさしは第２
層アルミ配線（図示しない）の断線を引き起こす要因と
なるので好ましくない。
・エッチングした場合のコンタクト孔開口部の一例を示
す断面構造図で、８が開口部内に突出するように残され
たSOG膜５のひさしである。このSOG膜５のひさしは第２
層アルミ配線（図示しない）の断線を引き起こす要因と
なるので好ましくない。
本発明の目的は、上記の情況に鑑み、コンタクト孔開
口部内に上層配線の断線要因となるSOG膜のひさしを発
生することなき層間絶縁膜の形成工程を備えた半導体装
置の製造方法を提供することである。
口部内に上層配線の断線要因となるSOG膜のひさしを発
生することなき層間絶縁膜の形成工程を備えた半導体装
置の製造方法を提供することである。
本発明によれば、半導体装置の製造方法は、シリコン
基板のフィールド絶縁膜上に第１層アルミ配線をパター
ニング形成する工程と、前記第１層アルミ配線を含む基
板上に第１プラズマ窒化膜を堆積する工程と、前記第１
プラズマ窒化膜上に液状のガラス物質膜を塗布し熱硬化
する第１層アルミ配線段差部の平坦化工程と、前記第１
層アルミ配線の面上から液状ガラス物質硬化膜を除去す
る前記液状ガラス物質硬化膜の全面エッチング工程と、
前記第１層アルミ配線段差部を埋める液状ガラス物質硬
化膜を含む基板全面に第２プラズマ窒化膜を堆積する工
程とから成る層間絶縁膜の形成工程を含む。
基板のフィールド絶縁膜上に第１層アルミ配線をパター
ニング形成する工程と、前記第１層アルミ配線を含む基
板上に第１プラズマ窒化膜を堆積する工程と、前記第１
プラズマ窒化膜上に液状のガラス物質膜を塗布し熱硬化
する第１層アルミ配線段差部の平坦化工程と、前記第１
層アルミ配線の面上から液状ガラス物質硬化膜を除去す
る前記液状ガラス物質硬化膜の全面エッチング工程と、
前記第１層アルミ配線段差部を埋める液状ガラス物質硬
化膜を含む基板全面に第２プラズマ窒化膜を堆積する工
程とから成る層間絶縁膜の形成工程を含む。
以下、図面を参照して本発明を詳細に説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を示す層間
絶縁膜の形成工程図である。本実施例によれば、第１図
（ａ）に示すように、シリコン基板１のフィールド絶縁
膜２上に第１層アルミ配線３が所望のパターンに形成さ
れる。次に第１図（ｂ）に示すように、公知のCVD法に
より第１プラズマ窒化膜４が1500Å程度の膜厚に堆積さ
れ、ついで第１図（ｃ）に示すようにSOG膜５が塗布さ
れ熱処理を加えられて硬化される。この際、SOG膜５は
段差部には厚く平坦部には薄く塗布されるので平坦とな
る。以上は全て従来法と同じである。ここで、SOG膜５
は第１層アルミ配線３および第１プラズマ窒化膜４の面
上からは全て除去され段差部にだけは残るように全面エ
ッチングされる。この場合、平坦部上にSOG膜５が残ら
ないように、また、エッチングしすぎて第１プラズマ窒
化膜４までもエッチングしたり或いは段部のSOG膜５ま
でも消失せしめたりしないよう注意する。このために
は、例えば、SOG膜５の塗布後の膜厚が1100Å程度であ
れば、リアクティブ・イオン・エッチング（RIE）装置
を用いて、酸化膜（SiO2）エッチングの条件で約５分間
エッチングすればよい。ついで第１図（ｅ）に示すよう
に、第２プラズマ窒化膜６が膜厚8500Å程度堆積され
る。本実施例からも明らかなように、本発明によって製
造される層間絶縁膜では第１層アルミ配線３の面上にSO
G膜５が延在していないので、等方性エッチングが仮り
にオーバー・エッチングをおこしたとしても、第１図
（ｆ）に示すように従来法の如きSOG膜５のひさしがコ
ンタクト孔開口部７内に形成されることはない。すなわ
ち、ステップ・カバレージの良好なコンタクト孔を容易
に形成せしめることができる。
絶縁膜の形成工程図である。本実施例によれば、第１図
（ａ）に示すように、シリコン基板１のフィールド絶縁
膜２上に第１層アルミ配線３が所望のパターンに形成さ
れる。次に第１図（ｂ）に示すように、公知のCVD法に
より第１プラズマ窒化膜４が1500Å程度の膜厚に堆積さ
れ、ついで第１図（ｃ）に示すようにSOG膜５が塗布さ
れ熱処理を加えられて硬化される。この際、SOG膜５は
段差部には厚く平坦部には薄く塗布されるので平坦とな
る。以上は全て従来法と同じである。ここで、SOG膜５
は第１層アルミ配線３および第１プラズマ窒化膜４の面
上からは全て除去され段差部にだけは残るように全面エ
ッチングされる。この場合、平坦部上にSOG膜５が残ら
ないように、また、エッチングしすぎて第１プラズマ窒
化膜４までもエッチングしたり或いは段部のSOG膜５ま
でも消失せしめたりしないよう注意する。このために
は、例えば、SOG膜５の塗布後の膜厚が1100Å程度であ
れば、リアクティブ・イオン・エッチング（RIE）装置
を用いて、酸化膜（SiO2）エッチングの条件で約５分間
エッチングすればよい。ついで第１図（ｅ）に示すよう
に、第２プラズマ窒化膜６が膜厚8500Å程度堆積され
る。本実施例からも明らかなように、本発明によって製
造される層間絶縁膜では第１層アルミ配線３の面上にSO
G膜５が延在していないので、等方性エッチングが仮り
にオーバー・エッチングをおこしたとしても、第１図
（ｆ）に示すように従来法の如きSOG膜５のひさしがコ
ンタクト孔開口部７内に形成されることはない。すなわ
ち、ステップ・カバレージの良好なコンタクト孔を容易
に形成せしめることができる。
以上詳細に説明したように、本発明によれば、SOG膜
の平坦化効果を何んら減殺することなく且つ第１層アル
ミ配線上にステップ・ガバレージ性の良好なコンタクト
孔をプロセスを複雑化することなく容易に開口し得る層
間絶縁膜が形成できるので、きわめて信頼性高き半導体
装置を製造することが可能である。
の平坦化効果を何んら減殺することなく且つ第１層アル
ミ配線上にステップ・ガバレージ性の良好なコンタクト
孔をプロセスを複雑化することなく容易に開口し得る層
間絶縁膜が形成できるので、きわめて信頼性高き半導体
装置を製造することが可能である。
【図面の簡単な説明】 第１図（ａ）〜（ｆ）は本発明の一実施例を示す層間絶
縁膜の形成工程図、第２図（ａ）〜（ｅ）は従来半導体
装置の製造方法における層間絶縁膜の形成工程を示す工
程順序図、第３図は従来法によって層間絶縁膜を等方性
オーバー・エッチングした場合のコンタクト孔開口部の
一例を示す断面構造図である。 １……シリコン基板、２……フィールド絶縁膜、３……
第１層アルミ配線、４……第１プラズマ窒化膜、５……
SOG膜、６……第２プラズマ窒化膜、７……コンタクト
孔開口部。
縁膜の形成工程図、第２図（ａ）〜（ｅ）は従来半導体
装置の製造方法における層間絶縁膜の形成工程を示す工
程順序図、第３図は従来法によって層間絶縁膜を等方性
オーバー・エッチングした場合のコンタクト孔開口部の
一例を示す断面構造図である。 １……シリコン基板、２……フィールド絶縁膜、３……
第１層アルミ配線、４……第１プラズマ窒化膜、５……
SOG膜、６……第２プラズマ窒化膜、７……コンタクト
孔開口部。
Claims (1)
- 【請求項１】シリコン基板のフィールド絶縁膜上に第１
層アルミ配線をパターニング形成する工程と、前記第１
層アルミ配線を含む基板上に第１プラズマ窒化膜を堆積
する工程と、前記第１プラズマ窒化膜上に液状のガラス
物質膜を塗布し熱硬化する第１層アルミ配線段差部の平
坦化工程と、前記第１層アルミ配線の面上から液状ガラ
ス物質硬化膜を除去する前記液状ガラス物質硬化膜の全
面エッチング工程と、前記第１層アルミ配線段差部を埋
める液状ガラス物質硬化膜を含む基板全面に第２プラズ
マ窒化膜を堆積する工程とから成る層間絶縁膜の形成工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305214A JP2544750B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305214A JP2544750B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01145835A JPH01145835A (ja) | 1989-06-07 |
| JP2544750B2 true JP2544750B2 (ja) | 1996-10-16 |
Family
ID=17942420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305214A Expired - Lifetime JP2544750B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544750B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567658A (en) * | 1994-09-01 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for minimizing peeling at the surface of spin-on glasses |
| KR20020085397A (ko) * | 2001-05-08 | 2002-11-16 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
-
1987
- 1987-12-01 JP JP62305214A patent/JP2544750B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01145835A (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5795811A (en) | Method for forming insulating films in semiconductor devices | |
| JPH0645464A (ja) | 半導体コンタクトビア構成体及び方法 | |
| JPH0799729B2 (ja) | 埋込み絶縁層を有する接着ウェハ構造 | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| US5663108A (en) | Optimized metal pillar via process | |
| JPS61252649A (ja) | 改良された集積回路構造 | |
| JP2002500445A (ja) | 新規なパッシベーション構造とその製造方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2000306999A (ja) | 半導体装置およびその製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPS63204744A (ja) | 半導体装置の配線構造 |