JPH01145835A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01145835A
JPH01145835A JP30521487A JP30521487A JPH01145835A JP H01145835 A JPH01145835 A JP H01145835A JP 30521487 A JP30521487 A JP 30521487A JP 30521487 A JP30521487 A JP 30521487A JP H01145835 A JPH01145835 A JP H01145835A
Authority
JP
Japan
Prior art keywords
film
layer aluminum
aluminum wiring
plasma nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30521487A
Other languages
English (en)
Other versions
JP2544750B2 (ja
Inventor
Isao Itagaki
板垣 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP62305214A priority Critical patent/JP2544750B2/ja
Publication of JPH01145835A publication Critical patent/JPH01145835A/ja
Application granted granted Critical
Publication of JP2544750B2 publication Critical patent/JP2544750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線半
導体装置における眉間絶縁膜の形成方法に関する。
〔従来の技術〕
半導体装置の高集積化の進展に伴い、素子間の相互配線
を多層化することが行なわれている。この配線の多層化
に伴なっておこる一つの問題は、下層配線あるいはコン
タクト孔開口部における段差部分で上層の配線に断線が
生ずることである。
通常この対策にはスピン・オン・ガラス(5pinon
 Glass、以下SOGという〕膜で被覆して段差部
分の傾斜をゆるやかにし、上層配線のステップ・カバレ
ッヂ(段差被覆性)を改善することが行われる。
第2図(a)〜(e)は従来の半導体装置の製造方法に
おける眉間絶縁膜の形成工程を示す工程順序図である。
従来の半導体装置の製造方法によれば、まず第2図(a
)に示すようにシリコン基板1のフィールド絶縁M 2
上に第1層アルミ配線3が所望のパターンに形成され、
ついで第2図(b)のように第1層アルミ配線3のヒロ
ックをおさえる目的でプラズマCVD法により第1プラ
ズマ窒化膜4が堆積される。この堆積膜厚は150人程
度が好ましく、これより厚くなると後工程で行う熱処理
による第1層アルミ配線3のガス出し効果がうすれ、第
1プラズマ窒化膜4が膨張する現象が起り、また、薄く
なると目的とする第1層アルミ配線3のヒロックを押さ
えきれなくなり、上層配線との間に短絡現象を引き起こ
す。つぎに第2図(c)に示すように、SOGOsO4
布され熱処理によって硬化させしめられる。このSOG
OsO4布によって第1層アルミ配線3が形成する段差
部の傾斜が緩やかになる。ついで第2図(d)に示すよ
うに、プラズマCVD法により第2プラズマ窒化膜6を
膜厚的8500人程度堆積させる。この膜厚は眉間絶縁
膜としてのトータル絶縁耐力が十分に保たれる数値に設
計されるものである。
以上の工程を経て複合膜に形成された層間絶縁膜には、
第2図(e)に示されるようにコンタクト孔の開口部7
が形成される。通常このコンタクト孔開口部7は、上層
配線のステップ・ガバレッジを良好ならしめるため、等
方性エツチングと異方性エツチングとの組合せで開口さ
れる。すなわち、初めに層間膜の1/2の厚さを等方性
エツチング手法で開口し、残りを異方性エツチング手法
で開口する。
〔発明が解決しようとする問題点〕
しかしながら、このようにして形成された眉間絶縁膜は
、SOGOsO41および第2のプラズマ窒化膜4およ
び6の間に常に介在し、第1層アルミ配線3にまで延在
しているので、コンタクト孔を開口する際問題がおこる
。すなわち、等方性エツチングの際、エツチング・レー
トが変わりオーバー・エツチングが生じた時、或いは第
2プラズマ窒化pA6の膜厚が薄く形成されていたりし
た時、下記に示す如き不具合が生じる。例えば、第1プ
ラズマ窒化膜4および第2プラズマ窒化膜6の厚さがそ
れぞれ1500人および8500人で等方性エッチのエ
ツチング・レートが1“00人/ s e cである通
常の場合を考えると、等方性エツチングする時間は第1
.第2プラズマ窒化膜のトータル膜厚(10000人)
の1/2(5000人)をエツチングするとして50秒
となる。ところが、仮に第2プラズマ窒化膜6が35%
薄くなり膜厚5525人となったところでエツチング・
レートか40%太きく (140人/5ec)なったと
すると、50秒エツチングした場合のエツチング膜厚は
7000人となるので、第2プラズマ窒化膜6を通りこ
し更にSOGOsO4び第2プラズマ窒化膜4までもエ
ツチングされてしまうこととなり、コンタクト孔開口部
7内にはSOGOsO4さし状に突出するように残るこ
ととなる。このようにSOGOsO4さしができるのは
、SOG膜のエツチング・レートがプラズマ窒化膜より
も遅いためである。
第3図は従来法によって層間絶縁膜を等方性オーバー・
エツチングした場合のコンタクト孔開口部の一例を示す
断面構造図で、8が開口部内に突出するように残されな
5OGfi5のひさしである。このSOGOsO4さし
は第2層アルミ配線(図示しない)の断線を引き起こす
要因となるので好ましくない。
本発明の目的は、上記の情況に鑑み、コンタクト孔開口
部内に上層配線の断線要因となるSOG膜のひさしを発
生することなき層間絶縁膜の形成工程を備えた半導体装
置の製造方法を提供することである。
〔問題点を解決するための手段〕
本発明によれば、半導体装置の製造方法は、シリコン基
板のフィールド絶縁膜上に第1層アルミ配線をバターニ
ング形成する工程と、前記第1層アルミ配線を含む基板
上に第1プラズマ窒化膜を堆積する工程と、前記第1プ
ラズマ窒化膜上に液状のガラス物質膜を塗布し熱硬化す
る第1層アルミ配線段差部の平坦化工程と、前記第1層
アルミ配線の面上から液状ガラス物質硬化膜を除去する
前記液状ガラス物質硬化膜の全面エツチング工程と、前
記第1層アルミ配線段差部を埋める液状ガラス物質硬化
膜を含む基板全面に第2プラズマ窒化膜を堆積する工程
とから成る層間絶縁膜の形成工程を含む。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
第1図(a)〜(f)は本発明の一実施例を示す層間絶
縁膜の形成工程図である。本実施例によれば、第1図(
a)に示すように、シリコン基板1のフィールド絶縁膜
2上に第1層アルミ配線3が所望のパターンに形成され
る。次に第1図(b)に示すように、公知のCVD法に
より第1プラズマ窒化膜4が1500人程度0膜厚に堆
積され、ついで第1図(C)に示すようにSOG膜5が
塗布され熱処理を加えられて硬化される。この際、SO
G膜5は段差部には厚く平坦部には薄く塗布されるので
平坦となる。以上は全て従来法と同じである。ここで、
SOG膜5は第1層アルミ配線3および第1プラズマ窒
化膜4の面上からは全て除去され段差部にだけは残るよ
うに全面エツチングされる。この場合、平坦部上にSO
G膜5が残らないように、また、エツチングしすぎて第
1プラズマ窒化膜4までもエツチングしたり或いは段部
のSOG膜5までも消失せしめたりしないよう注意する
。このためには、例えば、S OG膜5の塗布後の膜厚
が1100人程度堆積れば、リアクティブ・イオン・エ
ツチング(RIE)装置を用いて、酸化膜(Si02)
エツチングの条件で約5分間エツチングすればよい。つ
いで第1図(e)に示すように、第2プラズマ窒化膜6
が膜厚8500人程度堆積される。本実施例からも明ら
かなように、本発明によって製造される層間絶縁膜では
第1層アルミ配線3の面上にSOG膜5が延在していな
いので、等方性エツチングが仮りにオーバー・エツチン
グをおこしたとしても、第1図(f)に示すように従来
法の如き5OGj摸5のひさしがコンタクト孔開口部7
内に形成されることはない。すなわち、ステップ・カバ
レージの良好なコンタクト孔を容易に形成せしめること
ができる。
(発明の効果〕 以上詳細に説明したように、本発明によれば、SOG膜
の平坦化効果を何んら減殺することなく且つ第1層アル
ミ配線、Eにステップ・ガバレージ性の良好なコンタク
ト孔をプロセスを複雑化することなく容易に開口し得る
層間絶縁膜が形成できるので、きわめて信頼性高き半導
体装置を製造することが可能である。
【図面の簡単な説明】
第1図(a)〜(f>は本発明の一実施例を示す層間絶
縁膜の形成工程図、第2図(a)〜(e)は従来半導体
装置の製造方法における層間絶縁膜の形成工程を示す工
程順序図、第3図は従来法によって層間絶縁膜を等方性
オーバー・エツチングした場合のコンタクト孔開口部の
一例を示す断面構造図である。 1・・・シリコン基板、2・・・フィールド絶縁膜、3
・・・第1層アルミ配線、4・・・第1プラズマ窒化膜
、5・・・5OGrIIA、6・・・第2プラズマ窒1
ヒ膜、7・・コンタクト孔開口部。

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板のフィールド絶縁膜上に第1層アルミ配
    線をパターニング形成する工程と、前記第1層アルミ配
    線を含む基板上に第1プラズマ窒化膜を堆積する工程と
    、前記第1プラズマ窒化膜上に液状のガラス物質膜を塗
    布し熱硬化する第1層アルミ配線段差部の平坦化工程と
    、前記第1層アルミ配線の面上から液状ガラス物質硬化
    膜を除去する前記液状ガラス物質硬化膜の全面エッチン
    グ工程と、前記第1層アルミ配線段差部を埋める液状ガ
    ラス物質硬化膜を含む基板全面に第2プラズマ窒化膜を
    堆積する工程とから成る層間絶縁膜の形成工程を含むこ
    とを特徴とする半導体装置の製造方法。
JP62305214A 1987-12-01 1987-12-01 半導体装置の製造方法 Expired - Lifetime JP2544750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62305214A JP2544750B2 (ja) 1987-12-01 1987-12-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62305214A JP2544750B2 (ja) 1987-12-01 1987-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01145835A true JPH01145835A (ja) 1989-06-07
JP2544750B2 JP2544750B2 (ja) 1996-10-16

Family

ID=17942420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62305214A Expired - Lifetime JP2544750B2 (ja) 1987-12-01 1987-12-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2544750B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses
KR20020085397A (ko) * 2001-05-08 2002-11-16 아남반도체 주식회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses
KR20020085397A (ko) * 2001-05-08 2002-11-16 아남반도체 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP2544750B2 (ja) 1996-10-16

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JPH08330305A (ja) 半導体装置の絶縁膜形成方法
JPS61252649A (ja) 改良された集積回路構造
JPH063804B2 (ja) 半導体装置製造方法
JPH01145835A (ja) 半導体装置の製造方法
US5420077A (en) Method for forming a wiring layer
JPS63276246A (ja) 半導体装置
JPS62137853A (ja) 多層配線の形成方法
JPS63269535A (ja) 半導体素子表面の平坦化法
JP2728073B2 (ja) 半導体装置の製造方法
JPH03171758A (ja) 半導体装置及びその製造方法
JPS6254427A (ja) 半導体装置の製造方法
JP3413697B2 (ja) 配線形成方法
JPH03268425A (ja) 半導体装置の製造方法
JP2745550B2 (ja) 多層配線の形成方法
JP2699454B2 (ja) メモリ装置の製造方法
JP2647026B2 (ja) 半導体装置の製造方法
JPH031539A (ja) 半導体装置の製造方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法
JPS6132555A (ja) 多層配線構造の形成方法
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPH0555164A (ja) 半導体装置の製造方法
JPH0574953A (ja) 半導体装置の製造方法
JPH03248533A (ja) 半導体集積回路装置