JPS63276246A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63276246A JPS63276246A JP11191287A JP11191287A JPS63276246A JP S63276246 A JPS63276246 A JP S63276246A JP 11191287 A JP11191287 A JP 11191287A JP 11191287 A JP11191287 A JP 11191287A JP S63276246 A JPS63276246 A JP S63276246A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- spin
- film
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にスピンオン・グラスを
層間絶縁膜に含む多層配線のコンタクト・ホールの形状
に関する。
層間絶縁膜に含む多層配線のコンタクト・ホールの形状
に関する。
従来、半導体装置における多層配線技術分野では、下層
配線の段差によっ“Ｃ生じる層間絶縁膜の凹凸をスピン
オン・グラス膜の塗布膜で平坦化する方法が比較的多く
用いられる。この場合、層間絶縁膜は通常、第１の絶縁
膜−スピンオン・グラス膜−第２の絶縁膜からなる３層
構造のものとなる。
配線の段差によっ“Ｃ生じる層間絶縁膜の凹凸をスピン
オン・グラス膜の塗布膜で平坦化する方法が比較的多く
用いられる。この場合、層間絶縁膜は通常、第１の絶縁
膜−スピンオン・グラス膜−第２の絶縁膜からなる３層
構造のものとなる。
第５図は層間絶縁膜の平坦化にスピンオン・グラス膜を
用い（従来半導体装置の部分断面図で、下層配線３０段
差による第１の絶縁膜４の凹凸がスピンオン・グラス膜
５によって緩和され第２の絶縁膜６上に形成される上層
配線７の段切れ事故を有効に防止している状態を示した
ものである。
用い（従来半導体装置の部分断面図で、下層配線３０段
差による第１の絶縁膜４の凹凸がスピンオン・グラス膜
５によって緩和され第２の絶縁膜６上に形成される上層
配線７の段切れ事故を有効に防止している状態を示した
ものである。
ここで、１および２は半導体基板およびフィールド絶縁
膜をそれぞれ示している。
膜をそれぞれ示している。
このようにスピンオン・グラス膜は１−聞納縁膜の平坦
化１２はきわめ°Ｃ有効ではあるが、他方ではガスを放
出し易い性質をもつので取扱い難い戟質でもある。例え
ば、層間絶縁膜にコンタクト・ホ−ルが開口されホール
内１てスピンオン・グラス膜の露出面が生じると、その
後に熱処理工程を受けた際スピンオン・グラス膜はこの
露出面から多量のガスを噴出して上層配線を圧迫しこれ
にストレス・マイグレーションを生ぜしめ°Ｃ断線させ
る事故を起こすようになる。このような断線事故をおこ
したコンタクト・ホールの形状を調べると何れも上層配
線に対するカバレージ性には全く問題がなく最も理想的
と言われる形状と比較しても遜色ないものである。
化１２はきわめ°Ｃ有効ではあるが、他方ではガスを放
出し易い性質をもつので取扱い難い戟質でもある。例え
ば、層間絶縁膜にコンタクト・ホ−ルが開口されホール
内１てスピンオン・グラス膜の露出面が生じると、その
後に熱処理工程を受けた際スピンオン・グラス膜はこの
露出面から多量のガスを噴出して上層配線を圧迫しこれ
にストレス・マイグレーションを生ぜしめ°Ｃ断線させ
る事故を起こすようになる。このような断線事故をおこ
したコンタクト・ホールの形状を調べると何れも上層配
線に対するカバレージ性には全く問題がなく最も理想的
と言われる形状と比較しても遜色ないものである。
第６図体）および（ｂ）は最も理想的なコンタクト・ホ
ールおよび従来のスピンオン・グラス膜を含むコンタク
ト・ホールの形状をそれぞれ示す形状比部の径が最も大
きくて下方に向か４彼−で除々に狭まって中間で最小と
なり以後下層配線面までこに類似しておりガバレージ性
上特に問題を生じるラス膜５の面上で一つの段差を形成
し“Ｃいることである。コンタクト・ホールｌＯがこの
ような形状をとるのはレジスト・パターンを介し゛Ｃ第
２の絶縁膜６を等方性エツチングする際、同時にスピン
オン・グラス膜５も等方性エツチングに曝らされホール
内に大きな４出面を形成するからである。
ールおよび従来のスピンオン・グラス膜を含むコンタク
ト・ホールの形状をそれぞれ示す形状比部の径が最も大
きくて下方に向か４彼−で除々に狭まって中間で最小と
なり以後下層配線面までこに類似しておりガバレージ性
上特に問題を生じるラス膜５の面上で一つの段差を形成
し“Ｃいることである。コンタクト・ホールｌＯがこの
ような形状をとるのはレジスト・パターンを介し゛Ｃ第
２の絶縁膜６を等方性エツチングする際、同時にスピン
オン・グラス膜５も等方性エツチングに曝らされホール
内に大きな４出面を形成するからである。
このように、スピンオン・グラス膜の大きな露出面を有
するコンタクト・ホール１０は下位配線３と上位配線７
とをカバレージよく接続するものの既に述べたようにそ
の後の熱処理工程の除スピンオン・グラス膜５が噴出す
るガスによってコンタクト・ホール内の上位配線７が損
傷される。
するコンタクト・ホール１０は下位配線３と上位配線７
とをカバレージよく接続するものの既に述べたようにそ
の後の熱処理工程の除スピンオン・グラス膜５が噴出す
るガスによってコンタクト・ホール内の上位配線７が損
傷される。
第７図はスピンオン・グラス膜の露出面からの噴出ガス
によっ°Ｃ生じるコンタクト・ホール内上位配線の損傷
状態図で、１１はガスによる損傷部を示す。
によっ°Ｃ生じるコンタクト・ホール内上位配線の損傷
状態図で、１１はガスによる損傷部を示す。
本発明の目的は、上記の情況に鑑み、優れたカバレージ
特性と熱処理工程の際スピンオン・グラス膜の露出面が
噴出するガスによって上位配線に損傷を生じることなき
形状のコンタクト・ホールを備えた半導体装置を提供す
ることである。
特性と熱処理工程の際スピンオン・グラス膜の露出面が
噴出するガスによって上位配線に損傷を生じることなき
形状のコンタクト・ホールを備えた半導体装置を提供す
ることである。
本発明によれば、層間絶縁膜の平坦化にスピンオン・グ
ラス膜を中間膜とし°Ｃ介在せしめる半導体装置は、ス
ピンオン・グラス膜より上層部位に位置する絶縁膜内に
最小径を設定し°Ｃ盃形状に形成されるコンタクト・ホ
ールを含んで構成される。
ラス膜を中間膜とし°Ｃ介在せしめる半導体装置は、ス
ピンオン・グラス膜より上層部位に位置する絶縁膜内に
最小径を設定し°Ｃ盃形状に形成されるコンタクト・ホ
ールを含んで構成される。
以下図面を参照し°Ｃ本発明の詳細な説明する。
第１図は本発明の一実施例を示すコンタクト・ホール近
傍の断面図である。本実施例によれば、本発明の半導体
装置は、半導体基板１と、その表面を被覆するフィール
ド絶縁膜２と、下位配線３と。
傍の断面図である。本実施例によれば、本発明の半導体
装置は、半導体基板１と、その表面を被覆するフィール
ド絶縁膜２と、下位配線３と。
下位配線３上を被覆する膜厚４０００Ａのプラズマ窒化
シリコンから成る第１の絶縁膜４と、この上面に平坦部
の膜厚が１０００ｉになるようにスピンコ ′−トされ
たスピンオン・グラスｖＡ５と、このスピンオン・グラ
ス膜５上に膜厚６０００Ａに成長されたプラズマ窒化シ
リコンからなる第２の絶縁膜６と、第２の絶縁膜６の膜
厚内に最小径が位置するように開口された盃形状のコン
タクト・ホール１２とを含む。かかるコンタクト・ホー
ルの形状はつぎの手法を用いれば容易に形成し得る。
シリコンから成る第１の絶縁膜４と、この上面に平坦部
の膜厚が１０００ｉになるようにスピンコ ′−トされ
たスピンオン・グラスｖＡ５と、このスピンオン・グラ
ス膜５上に膜厚６０００Ａに成長されたプラズマ窒化シ
リコンからなる第２の絶縁膜６と、第２の絶縁膜６の膜
厚内に最小径が位置するように開口された盃形状のコン
タクト・ホール１２とを含む。かかるコンタクト・ホー
ルの形状はつぎの手法を用いれば容易に形成し得る。
第２図は本発明Ｋかかるコンタクト・ホールを形成する
手法の一つの部分工程図を示すもので、フォトレジスト
１３を使用して所定のコンタクト・ホール・パターンを
開口した後、エツチング・レートを制御して第２の絶縁
膜６のプラズマ窒化シリコンをフォトレジスト１３を残
したまま約５０００＾の深さまで等方性エツチングし、
ついで下位配線３に達するまで異方性エツチングを行え
ばよい。
手法の一つの部分工程図を示すもので、フォトレジスト
１３を使用して所定のコンタクト・ホール・パターンを
開口した後、エツチング・レートを制御して第２の絶縁
膜６のプラズマ窒化シリコンをフォトレジスト１３を残
したまま約５０００＾の深さまで等方性エツチングし、
ついで下位配線３に達するまで異方性エツチングを行え
ばよい。
本実施例によれば、コンタクト・ホール１２は第２の絶
縁膜６の膜厚内に最小径が位置する盃形状に形成されて
いるので、スピンオン・グラス膜５の露出面積を最小に
抑さえることができ、これに伴なってガス噴出量を大幅
に減少せしめることができる。
縁膜６の膜厚内に最小径が位置する盃形状に形成されて
いるので、スピンオン・グラス膜５の露出面積を最小に
抑さえることができ、これに伴なってガス噴出量を大幅
に減少せしめることができる。
第３図は本実施例におけるコンタクト・ホールの模式的
斜視図で、円柱状に埋設された上位配線７にスピンオン
・グラス膜５の小さな露出面から放出ガスが全周面にわ
たりほぼ等圧に加わる状態を示したものである。このよ
うに、ガス噴出量そのものが少ないだけでなく上位配線
の周りをほぼ等圧に押す状態となるので、熱処理過程で
上位配線が従来の如くストレス・マイグレーションをお
こして断線して了うことはない。
斜視図で、円柱状に埋設された上位配線７にスピンオン
・グラス膜５の小さな露出面から放出ガスが全周面にわ
たりほぼ等圧に加わる状態を示したものである。このよ
うに、ガス噴出量そのものが少ないだけでなく上位配線
の周りをほぼ等圧に押す状態となるので、熱処理過程で
上位配線が従来の如くストレス・マイグレーションをお
こして断線して了うことはない。
第４図は本発明の他の実施例を示すコンタクト・ホール
近傍の断面図である。本実施例によれば、スピンオン・
グラス膜５と第２の絶縁膜６との間には約１０００Ａ膜
厚のスパッタ・シリコン酸化膜１４が介在される。これ
はコンタクト・ホールの開口工程における等方性エツチ
ングにおけるエツチング・レートおよび第２の絶縁膜６
のエツチング膜厚に対する工程管理を容易にするためで
ある。
近傍の断面図である。本実施例によれば、スピンオン・
グラス膜５と第２の絶縁膜６との間には約１０００Ａ膜
厚のスパッタ・シリコン酸化膜１４が介在される。これ
はコンタクト・ホールの開口工程における等方性エツチ
ングにおけるエツチング・レートおよび第２の絶縁膜６
のエツチング膜厚に対する工程管理を容易にするためで
ある。
すなわち、製造を容易にするためである。この場合では
第２の絶縁膜６の厚さを５００ＯＡに設定すればよく、
前実施例同様に等方性と異方性の２つのエツチング手法
を組合せればよい。このとき、スパッタ・シリコン酸化
膜１４より大きなエツチング・レートで第２の絶縁膜６
を等方性エツチングすれば、エツチング・レートが多少
変動したとしても、スパッタ・シリコン酸化膜１４のエ
ツチング・レートが遅いので、スピンオン・グラス膜５
が１打エツチングに曝されることはなく前実施例同様よ
うにスピンオン・グラス膜５よりも上層部位に最小径を
位置せしめた形状のコンタクト・ホール１５を得る。
第２の絶縁膜６の厚さを５００ＯＡに設定すればよく、
前実施例同様に等方性と異方性の２つのエツチング手法
を組合せればよい。このとき、スパッタ・シリコン酸化
膜１４より大きなエツチング・レートで第２の絶縁膜６
を等方性エツチングすれば、エツチング・レートが多少
変動したとしても、スパッタ・シリコン酸化膜１４のエ
ツチング・レートが遅いので、スピンオン・グラス膜５
が１打エツチングに曝されることはなく前実施例同様よ
うにスピンオン・グラス膜５よりも上層部位に最小径を
位置せしめた形状のコンタクト・ホール１５を得る。
以上詳細に説明したように、本発明によれば、スピンオ
ン・グラス膜のコンタクト・ホール内（ておけるガス放
出面積を最少に抑えることができ１．またこの放出ガス
圧力がコンタクト・ホール内の上位配線に対し等方向に
加わるようにすることができるので、従来問題とされた
上位配線のストレス・マイグレーションによる断線事故
の発生をきわめて有効に解決し得る顕著なる効果を有す
る。
ン・グラス膜のコンタクト・ホール内（ておけるガス放
出面積を最少に抑えることができ１．またこの放出ガス
圧力がコンタクト・ホール内の上位配線に対し等方向に
加わるようにすることができるので、従来問題とされた
上位配線のストレス・マイグレーションによる断線事故
の発生をきわめて有効に解決し得る顕著なる効果を有す
る。
第１図は本麩明の一実施例を示すコンタクト・ホール近
傍の断面図、第２図は本発明にかかるコンタクト・ホー
ルを形成する手法の一つの部分工程図、第３図は本実施
例に２けるコンタクト・ホールの模式的斜視図、第４図
は本発明の他の実施例を示すコンタクト・ホール近傍の
断面図、第５図はｊ−開綿縁膜の平坦化にスピンオン・
グラス膜を用いた従来半導体装置の部分断面図、第６図
（ａ）および（ｂ）は最も理想的なコンタクト・ホール
および従来のスピンオン・グラス膜を含むコンタクト・
ホールの形状をそれぞれ示す形状比較図、第７図はスピ
ンオン・グラス膜の露出面〃＼らの噴出ガスによっＣ生
じるコンタクト・ホール内上位配線の損傷状態図である
。 １−・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・下位配線、４・・・・・・第１
の絶縁膜、５−・・・・・スピンオン・グラス膜、６・
・・・・・第２の絶縁膜、７・・・・・・上位配線、９
．１０．１２．１５・・・・・・コンタクト・ホール、
１１・・・・・・ガスによる損傷部、１３・・・・・・
フォトレジスト、１４・・・・・・スパッタ・シリコン
酸化膜。 ３下イ立ｎこ線 第４図 第２図 第３図 第７図
傍の断面図、第２図は本発明にかかるコンタクト・ホー
ルを形成する手法の一つの部分工程図、第３図は本実施
例に２けるコンタクト・ホールの模式的斜視図、第４図
は本発明の他の実施例を示すコンタクト・ホール近傍の
断面図、第５図はｊ−開綿縁膜の平坦化にスピンオン・
グラス膜を用いた従来半導体装置の部分断面図、第６図
（ａ）および（ｂ）は最も理想的なコンタクト・ホール
および従来のスピンオン・グラス膜を含むコンタクト・
ホールの形状をそれぞれ示す形状比較図、第７図はスピ
ンオン・グラス膜の露出面〃＼らの噴出ガスによっＣ生
じるコンタクト・ホール内上位配線の損傷状態図である
。 １−・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・下位配線、４・・・・・・第１
の絶縁膜、５−・・・・・スピンオン・グラス膜、６・
・・・・・第２の絶縁膜、７・・・・・・上位配線、９
．１０．１２．１５・・・・・・コンタクト・ホール、
１１・・・・・・ガスによる損傷部、１３・・・・・・
フォトレジスト、１４・・・・・・スパッタ・シリコン
酸化膜。 ３下イ立ｎこ線 第４図 第２図 第３図 第７図
Claims (1)
- 層間絶縁膜の平坦化にスピンオン・グラス膜を中間膜と
して介在せしめる半導体装置において、前記スピンオン
・グラス膜を含む層間絶縁膜に開口されるコンタクト・
ホールがスピンオン・グラス膜より上層部位に位置する
絶縁膜内に最小径を設定して盃形状に形成されることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191287A JPS63276246A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191287A JPS63276246A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276246A true JPS63276246A (ja) | 1988-11-14 |
Family
ID=14573235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191287A Pending JPS63276246A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276246A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165651A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 半導体装置の製造方法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| KR100460805B1 (ko) * | 1997-09-10 | 2005-05-27 | 삼성전자주식회사 | 전압스트래스에의한수율저하를방지하기위한반도체장치의제조방법 |
| WO2006029957A1 (de) * | 2004-09-15 | 2006-03-23 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit vias, die zwei abschnitte haben, und herstellungsverfahren |
| JP2015167261A (ja) * | 1995-11-27 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1987
- 1987-05-08 JP JP11191287A patent/JPS63276246A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165651A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 半導体装置の製造方法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| JP2015167261A (ja) * | 1995-11-27 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100460805B1 (ko) * | 1997-09-10 | 2005-05-27 | 삼성전자주식회사 | 전압스트래스에의한수율저하를방지하기위한반도체장치의제조방법 |
| WO2006029957A1 (de) * | 2004-09-15 | 2006-03-23 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit vias, die zwei abschnitte haben, und herstellungsverfahren |
| US8273658B2 (en) | 2004-09-15 | 2012-09-25 | Infineon Technologies Ag | Integrated circuit arrangement including vias having two sections, and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPS63276246A (ja) | 半導体装置 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JP2647026B2 (ja) | 半導体装置の製造方法 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 | |
| JPH06124944A (ja) | 半導体装置 | |
| JP2002299588A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 | |
| JPH05275539A (ja) | 半導体装置の製造方法 | |
| JPH05275423A (ja) | 半導体装置の製造方法 |