Beschreibung
Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren
Die Erfindung betrifft eine integrierte Schaltungsanordnung, die eine Bauelementelage enthält, in der eine Vielzahl von elektronischen Bauelementen angeordnet sind. Beispielsweise sind aktive elektronische Bauelemente in einem Halbleitersub- strat angeordnet. Alternativ werden die aktiven Bauelemente beispielsweise auf einem SOI-Substrat (Silicon On Insulator) angeordnet.
Die integrierte Schaltungsanordnung enthält außerdem eine der Bauelementelage nahe erste Leitstruktur. Diese Leitstruktur ist beispielsweise Bestandteil einer Leitbahnlage, in der viele Leitbahnen angeordnet sind. Werden die Leitbahnen mit einem Damascene-Verfahren hergestellt, so liegen die Leitbah¬ nen einer Leitbahnlage zwischen den ebenen Polierflächen aufeinanderfolgender Polierschritte. Jedoch werden auch nach anderen Herstellungsverfahren hergestellte Leitbahnlagen eingesetzt.
Die integrierte Schaltungsanordnung enthält außerdem eine weiter weg von der Bauelementelage als die erste Leitstruktur angeordnete zweite Leitstruktur. Auch die zweite Leitstruktur ist üblicherweise Bestandteil einer Leitbahnlage, in der eine Vielzahl von Leitbahnen angeordnet ist, die gleichzeitig hergestellt worden ist.
Die integrierte Schaltungsanordnung enthält auch eine verti¬ kale Leitstruktur, deren eines Ende an der ersten Leitstruk¬ tur angeordnet ist und deren anderes Ende an der zweiten Leitstruktur angeordnet ist. Die vertikalen Leitstrukturen werden als Kontakt bezeichnet, falls die erste Leitstruktur in einem Halbleitersubstrat angeordnet ist oder aus polykri¬ stallinem Silizium besteht. Besteht die erste Leitstruktur
dagegen aus einem Metall, so wird die vertikale Leitstruktur als Via bezeichnet.
Die vertikale Leitstruktur enthält einen der ersten Leit- Struktur nahen ersten Abschnitt und einen der zweiten Leit¬ struktur nahen zweiten Abschnitt, wobei sich bei der Entfer¬ nungsangabe auf den jeweils anderen Abschnitt bezogen wird. Der erste Abschnitt der vertikalen Leitstruktur liegt also näher an der ersten Leitstruktur als der zweite Abschnitt der vertikalen Leitstruktur.
Es ist Aufgabe der Erfindung, eine einfach aufgebaute integ¬ rierte Schaltungsanordnung anzugeben, die sich insbesondere einfach und zuverlässig herstellen lässt. Außerdem soll ein Herstellungsverfahren angegeben werden.
Die Erfindung geht von der Überlegung aus, dass aufgrund der abnehmenden minimalen Strukturbreite Maßnahmen getroffen werden müssen, die ein zuverlässiges Füllen der vertikalen Leitstruktur ermöglichen. Bei der Erfindung besteht diese
Maßnahme darin, dass sich der zweite Abschnitt mit abnehmen¬ dem Abstand zur Bauelementelage verjüngt und dass sich der erste Abschnitt der vertikalen Leitstruktur mit abnehmendem Abstand zur Bauelementelage nicht oder weniger stark verjüngt als der zweite Abschnitt der vertikalen Leitstruktur. Damit kann einer kleinen minimalen Strukturbreite am Boden der vertikalen Leitstruktur Rechnung getragen werden. Im oberen Teil der vertikalen Leitstruktur ist die vertikale Leitstruk¬ tur dagegen aufgeweitet, so dass das Füllen, beispielsweise mit einem Metall, erleichtert wird. Bei einer so ausgebilde¬ ten vertikalen Leitstruktur kann die Leitstruktur mit Hilfe von zwei Metallabscheidungen gefüllt werden, wobei nur die erste Metallabscheidung eine vergleichsweise hohe Abscheide¬ temperatur hat. Die zweite Abscheidung lässt sich bei erheb- lieh tieferen Abscheidetemperaturen als die erste Abscheide¬ temperatur durchführen. Durch diese Maßnahme sinkt das für das Füllen der vertikalen Leitstruktur erforderliche Tempera-
turbudget. Außerdem bietet eine Metallabscheidung bei ver¬ gleichsweise moderaten Temperaturen den Vorteil, dass die Korngröße der sich ausbildenden Körner vergleichsweise klein ist, so dass Strukturkanten konform abgebildet werden. Dies ermöglicht es beispielsweise, Ausrichtmarken gut zu erkennen.
Bei einer Weiterbildung der Erfindung gibt es zwischen dem ersten Abschnitt der vertikalen Leitstruktur und dem zweiten Abschnitt der vertikalen Leitstruktur einen Zwischen-Bereich, bspw. eine Kante. Der Bereich liegt vorzugsweise an der Gren¬ ze zwischen dem ersten Abschnitt und dem zweiten Abschnitt der vertikalen Leitstruktur. An dem Bereich befindet sich eine dielektrische Schicht, die im Folgenden als Hartmasken¬ schicht bezeichnet wird. Die Hartmaskenschicht hat eine ande- re stoffliche Zusammensetzung als eine dielektrische Schicht, die den zweiten Abschnitt der vertikalen Leitstruktur um¬ schließt. Die Hartmaskenschicht erlaubt es, die Lage bzw. Länge des ersten Abschnitts und des zweiten Abschnitts in vertikaler Richtung genau zu definieren. Damit kann die in- tegrierte Schaltungsanordnung enge Spezifikationen erfüllen, beispielsweise hinsichtlich der Laufzeit für die Signalüber¬ tragung in den Leitstrukturen. Außerdem ermöglicht es die Hartmaskenschicht, mit nur einem Lithografieschritt die er¬ findungsgemäße vertikale Leitstruktur herzustellen. Die bei- den Abschnitte werden durch das Verwenden von mindestens zwei verschiedenen Ätzprozessen auf voneinander verschiedene Art geformt, insbesondere bezüglich des Neigungswinkels der Sei¬ tenwände.
Bei einer nächsten Weiterbildung hat die Hartmaskenschicht eine andere stoffliche Zusammensetzung als eine dielektrische Schicht, die an einem Ort der vertikalen Leitstruktur ange¬ ordnet ist, der zu dem Bereich den gleichen Abstand wie zu einer von der Bauelementelage abgewandten Seite der ersten Leitstruktur hat. Dies ermöglicht es, die Hartmaskenschicht im Vergleich zur Tiefe der vertikalen Leitstruktur dünn aus¬ zuführen. Nach dem Durchbrechen der Hartmaskenschicht lässt
sich eine Aussparung für den ersten Abschnitt der vertikalen Leitstruktur auf einfache Art und Weise erzeugen.
Bei einer nächsten Weiterbildung ist der obere, zweite Ab- schnitt in vertikaler Richtung gesehen länger als der untere, erste Abschnitt, so dass der untere Abschnitt gut mit einem "heißen" Abscheideprozess und der obere Abschnitt auf Grund seiner langen geneigten Seitenwände gut mit einem "kalten" Abscheideprozess gefüllt werden kann.
Bei einer nächsten Weiterbildung hat die vertikale Leitstruk¬ tur außer dem ersten Abschnitt und dem zweiten Abschnitt keine weiteren Abschnitte. Damit ist die vertikale Leitstruk¬ tur trotz ihrer Unterteilung in zwei Abschnitte einfach auf- gebaut und einfach herzustellen.
Bei einer anderen Weiterbildung ist der Umrissverlauf von allen Querschnitten durch die vertikale Leitstruktur in Ebe¬ nen, die parallel zur Bauelementelage liegen, abgesehen von der Größe der Umrisse gleich. Beispielsweise verlaufen die Umrisse entlang von Kreisen oder von Quadraten. Im ersten Abschnitt sind die Umrisse bei einer Ausgestaltung gleich. Im zweiten Abschnitt vergrößert sich dagegen beispielsweise der Radius der Kreise bzw. die Seitenlänge der Quadrate mit zu- nehmendem Abstand zur Bauelementelage, siehe bspw. Figur 1, Bezugszeichen 12. Die abgesehen von der Größe gleichen Um¬ rissverläufe sind auf die Verwendung nur eines Lithografie¬ verfahrens zum Herstellen der vertikalen Leitstruktur zurück¬ zuführen.
Bei einer anderen Weiterbildung der erfindungsgemäßen Schal¬ tungsanordnung ist die erste Leitstruktur mit einem anderen lithografischen Verfahren als die vertikale Leitstruktur hergestellt worden. Deshalb unterscheiden sich auch die Um- rissverläufe beider Leitstrukturen und zwar nicht nur hin¬ sichtlich der Größe. Auch die zweite Leitstruktur wurde mit einem anderen lithografischen Verfahren hergestellt als die
vertikale Leitstruktur, so dass sich auch hier die Umrisse nicht nur hinsichtlich der Größe unterscheiden.
Bei einer nächsten Weiterbildung enthält die erste Leitstruk- tur mindestens 80 Atomprozent Kupfer. Kupfer bietet auch bei kleinen minimalen Strukturabmessungen eine hohe Stromtragfä¬ higkeit. Die vertikale Leitstruktur und die zweite Leitstruk¬ tur enthalten dagegen mindestens 80 Atomprozent Aluminium. Aluminium bietet den Vorteil, dass es leicht bondbar ist und deshalb insbesondere für die oberste Metallisierungslage sehr gut geeignet ist.
Bei einer nächsten Weiterbildung des erfindungsgemäßen Ver¬ fahrens sind die erste Leitstruktur und die zweite Leitstruk- tur Leitbahnen, die zum lateralen Stromtransport dienen. Die vertikale Leitstruktur ist dagegen ein Via, das im Wesentli¬ chen zum vertikalen Stromtransport dient.
Die Erfindung betrifft außerdem ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere der erfindungsgemäßen Schaltungsanordnung oder einer ihrer Wei¬ terbildungen. Damit gelten die oben genannten technischen Wirkungen auch für das Verfahren.
Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen: Figuren 1 bis 4 Herstellungsstufen bei der Herstellung einer integrierten Schaltungsanordnung.
Die Figuren 1 bis 4 zeigen Querschnitte durch die Längsachse eines Vias, das in einer integrierten Schaltungsanordnung 10 hergestellt werden soll. Wie in Figur 1 dargestellt, wurde bereits eine Bauelementelage 12 gefertigt, in der eine Viel¬ zahl von aktiven elektronischen Halbleiterbauelementen ange- ordnet ist, beispielsweise von Bipolartransistoren, Feldef¬ fekttransistoren und/oder Dioden. Als Halbleitermaterial wird bspw. einkristallines Silizium verwendet. Die Querschnitts-
ebene der in den Figuren 1 bis 4 gezeigten Querschnitte liegt im Winkel von 90 Grad zu der Bauelementelage 12.
Zwischen der Bauelementelage 12 und einer Leitbahnlage 20 sind im Ausführungsbeispiel mehrere nicht dargestellte Lagen der integrierten Schaltungsanordnung 10 angeordnet, bei¬ spielsweise strukturierte Lagen aus polykristallinem Silizium oder weitere Metallisierungslagen. Bei einem anderen Ausfüh¬ rungsbeispiel ist die Leitbahnlage 20 die erste Metallisie- rungslage.
Die Leitbahnlage 20 enthält eine Vielzahl von Leitbahnen, von denen in Figur 1 eine Leitbahn 22 dargestellt ist. Die Leit¬ bahnen der Leitbahnlage 20 liegen in einer Ebene und bestehen aus Kupfer, das in einer Mantel- bzw. Linerschicht eingebet¬ tet ist, beispielsweise in einer Titannitridschicht oder einer Tantalnitridschicht. Zwischen den Leitbahnen 22 der Leitbahnlage 20 ist ein Dielektrikum 24 angeordnet, bei¬ spielsweise Siliziumdioxid oder ein Dielektrikum mit einer relativen Dielektrizitätskonstante kleiner als 3,9. Die Leit¬ bahnlage 20 wird beispielsweise mit einem dualen oder mit einem Einfach-Damasceneverfahren hergestellt.
Angrenzend an die Leitbahnlage 20 wird eine Via-Lage 30 her- gestellt, wobei in der folgenden Reihenfolge die folgenden Schichten abgeschieden werden: eine Barriereschicht 32 mit einer Schichtdicke im Bereich von 50 nm bis 100 nm, im Ausführungsbeispiel mit einer Schichtdicke von 50 nm, die Barriereschicht 32 besteht aus einem elektrisch nicht leitenden Material, das eine
Diffusionssperre für Kupferatome ist, bspw. aus Silizium¬ nitrid.
Eine dielektrische Schicht 34 mit einer Schichtdicke im Bereich von beispielsweise 150 nm bis 250 nm, im Ausfüh- rungsbeispiel von 200 nm. Die dielektrische Schicht 34 besteht beispielsweise aus Siliziumdioxid oder einem Ma-
terial mit einer relativen Dielektrizitätskonstante klei¬ ner als 3,9.
Eine Hartmaskenschicht 36 aus einem elektrisch isolieren¬ den Material mit einer Schichtdicke beispielsweise im Be- reich von 50 nm bis 150 nm. Im Ausführungsbeispiel be¬ trägt die Schichtdicke der Hartmaskenschicht 36 100 nm. Beispielsweise besteht die Hartmaskenschicht 36 aus Sili¬ ziumnitrid. Alternativ besteht die Hartmaskenschicht 36 aus Siliziumkarbid oder einem anderen nichtleitendem Ma- terial.
Eine dielektrische Schicht 38 mit einer Schichtdicke im Bereich von 150 nm bis 1000 nm. Im Ausführungsbeispiel beträgt die Schichtdicke der dielektrischen Schicht 38 bspw. 500 nm. Beispielsweise besteht die dielektrische Schicht 38 aus Siliziumdioxid oder einem Material mit ei¬ ner relativen Dielektrizitätskonstante kleiner als 3,9.
Die dielektrische Schicht 34 wird möglichst dünn abgeschie¬ den. Jedoch sollte die Dicke der dielektrischen Schicht 34 größer sein als die Dicke der Hartmaskenschicht 36, so dass sich die dielektrische Schicht 34 mit Hilfe der Hartmasken¬ schicht 36 gut strukturieren lässt.
Auf diesen Schichtstapel wird eine Resistschicht 40 aufge- bracht, die mit Hilfe eines fotolithografischen Verfahrens strukturiert wird. Beim Entwickeln der Resistschicht 40 ent¬ steht eine Aussparung 42, unter der das Via erzeugt werden soll. Das zu erzeugende Via wird Bestandteil der Via-Lage 30, in der sich in eine Vielzahl von Vias befindet, die alle gleich aufgebaut sind.
Wie weiter in Figur 1 dargestellt ist, wird mit Hilfe eines Ätzprozesses 52 eine Aussparung 46 in der dielektrischen Schicht 38 erzeugt, die geneigte Seitenwände 48, 50 hat. Die Neigung der Seitenwände 48, 50 bezogen beispielsweise auf die Normalenrichtung der Hartmaskenschicht 36 liegt bspw. im Bereich zwischen 10 Grad und 30 Grad. Der Ätzprozess 52 wird
so durchgeführt, dass sich die vorgegebenen Neigungswinkel W einstellen. Dazu werden die Prozessparameter des Ätzprozesses entsprechend gewählt, insbesondere die Plasmaleistung, Zu¬ satzgase und die Gasflüsse. Durch die Wahl der Prozessparame- ter scheiden sich während des Ätzprozesses an der Seitenwand Polymere ab, die den Querschnitt minimal verringern. Das sich bildende Gleichgewicht zwischen Seitenwandabscheidung und Ätzvortrieb in die Tiefe stellt den Neigungswinkel sicher. Diese Polymere werden bei der Lackentfernung restefrei im Kontaktloch abgelöst.
Der Ätzprozess 52 wird mit einer hohen Selektivität zu Sili¬ ziumnitrid bis zur Hartmaskenschicht 36 durchgeführt. Danach wird die Hartmaskenschicht 36 beispielsweise zeitgesteuert mit einem zweiten Ätzprozess durchätzt, der in den Figuren jedoch nicht dargestellt ist.
Wie in Figur 2 dargestellt, werden danach die Reste der Re- sistschicht 40 entfernt. Mit einem dritten Ätzprozess 60 wird eine Aussparung 62 für den unteren Abschnitt des herzustel¬ lenden Vias erzeugt. Der dritte Ätzprozess 60 ist stark ani¬ sotrop, d.h. gerichtet, so dass in der Aussparung 62 für den unteren Abschnitt des herzustellenden Vias vertikale Seiten¬ wände 64 und 66 erzeugt werden. Beim dritten Ätzprozess 60 dient die Hartmaskenschicht 36 als Maske. Beim Durchführen des Ätzprozesses 60 wird die dielektrische Schicht 38 verti¬ kal gedünnt. Außerdem wird die Aussparung 46 lateral aufge¬ weitet, so dass Seitenwände 48a und 50a entstehen, die jedoch den gleichen Neigungswinkel W wie die Seitenwände 48 bzw. 50 haben. Am Boden der Aussparung 46 werden Teilbereiche 68 der Hartmaskenschicht 36 freigelegt. Der zweite Ätzprozess 60 wird ebenfalls mit einer hohen Selektivität zu Siliziumnitrid durchgeführt, bis die Barriereschicht 32 erreicht ist. An¬ schließend wird die Barriereschicht 32 beispielsweise zeitge- steuert in einem vierten Ätzprozess 70 durchätzt, bis das
Kupfer der Leitbahn 22 freiliegt, siehe Figur 3. Beim Durch¬ führen des Ätzprozesses 70 zum Durchbrechen der Barriere-
Schicht 32 wird die dielektrische Schicht 38 weiter gedünnt. Außerdem wird auch die Aussparung 46 weiter aufgeweitet, so dass Seitenwände 48b und 50b entstehen, die jedoch den glei¬ chen Neigungswinkel W wie die Seitenwände 48 bzw. 50 haben. In der Hartmaskenschicht 36 entsteht aufgrund des Ätzprozes¬ ses 70 eine Stufe 74.
Wie weiter in Figur 3 dargestellt ist, ist eine trichterför¬ mige Aussparung für das herzustellende Via erzeugt worden. Eine Aussparung 72 für den oberen Via-Abschnitt hat an ihrer oberen Öffnung einen Durchmesser Dl, der erheblich größer ist als ein Durchmesser D2 der Aussparung für den unteren Ab¬ schnitt 62b des herzustellenden Vias. Beispielsweise ist der Durchmesser Dl mindestens doppelt so groß wie der Durchmesser D2. Eine Breite Bl der Leitbahn 22 beträgt im Ausführungsbei¬ spiel weniger als ein Mikrometer.
Wie in Figur 4 dargestellt ist, wird anschließend aufgrund der Trichterform der erzeugten Aussparungen nach einer Reini- gung des Via-Lochs zunächst ein "heißer" Abscheideprozess durchgeführt, bei dem der untere Abschnitt 62b vollständig gefüllt wird. Auf der übrigen Oberfläche der Schaltungsanord¬ nung 10 lagert sich eine dünne Metallschicht ab. Im Ausfüh¬ rungsbeispiel ist der Durchmesser D2 kleiner als 0,5 μm. Es wird eine untere Aluminiumschicht 82 abgeschieden, beispiels¬ weise mit Hilfe eines Sputterverfahrens. Die Dicke der unte¬ ren Aluminiumschicht 82 beträgt beispielsweise 200 nm und liegt vorzugsweise in einem Bereich kleiner als 1 μm. Im Ausführungsbeispiel wird eine Aluminium-Kupfer-Legierung verwendet, wobei der Kupferanteil kleiner als zwei Atompro¬ zent ist. Die Abscheidetemperatur liegt beispielsweise im Bereich von 400 Grad Celsius bis zu 440 Grad Celsius, um ein vollständiges Füllen des unteren Abschnitts des Vias 80 zu gewährleisten. In diesem Prozessabschnitt werden die Vorteile des Via-Abschnitts mit vertikalen Seitenwänden genutzt, d.h. die definierte Kontaktfläche, die voidfreie Füllung auf einer kleinen Kontaktfläche und das kleine Aspektverhältnis, das
insbesondere kleiner als 1 ist, so dass der untere Abschnitt 62b breiter als höher ist.
Anschließend wird die Aussparung 72 für den oberen Abschnitt des herzustellenden Vias 80 vollständig oder teilweise mit einem "kalten" Abscheidungsprozess gefüllt, wobei die Legie¬ rung vorzugsweise über das Via 80 hinausragt, vorzugsweise um mindestens 500 Nanometer. Es wird die gleiche Aluminium- Kupfer-Legierung verwendet, wie zuvor. Jedoch ist die Ab- scheidetemperatur um mindestens 50 Grad Celsius niedriger und liegt vorzugsweise im Bereich von 340 Grad Celsius bis 360 Grad Celsius, insbesondere bei 350 Grad Celsius. Bei einer Ausgestaltung wird der die integrierte Schaltungsanordnung 10 tragende Wafer auf die niedrige Temperatur aktiv vorgekühlt, um die Fertigungszeit zu verringern. Zwischen den beiden
Prozessabschnitten wird der Wafer nicht aus der Sputteranlage genommen. Die Dicke der oberen Aluminiumschicht 84 beträgt beispielsweise mehr als 2 Mikrometer, ist jedoch üblicherwei¬ se kleiner als 5 Mikrometer.
Die untere Aluminiumschicht 82 und die obere Aluminiumschicht 84 werden anschließend mit Hilfe eines weiteren fotolithogra- fischen Schrittes und eines Ätzprozesses strukturiert, wobei eine Leitbahn 92 erzeugt wird. Die Leitbahn 92 führt bei- spielsweise zu einem Anschlusspad der integrierten Schal¬ tungsanordnung. Das Anschlusspad dient beispielsweise zum Herstellen einer Bondverbindung oder zum Herstellen einer Flip-Chip-Verbindung.
Eine Kante 94 liegt an dem Ort, an dem die stark geneigten
Seitenwände 48b, 50b auf die vertikalen Seitenwände 64 und 66 treffen. Die Kante 94 bildet einen geschlossenen kreisförmi¬ gen Umlauf. Auf Grund der geringen Abscheidetemperatur der oberen Aluminiumschicht 84 wird die Kante 94 trotz der ver- gleichsweise großen Dicke der Aluminiumschicht 84 konform abgebildet, siehe Kante 86.
In Figur 4 ist außerdem ein Ort Ol dargestellt, der in der Mitte der stark geneigten Seitenwand 50b liegt. Ein Ort 02 liegt in der Mitte der vertikalen Seitenwand 66. Am Ort Ol grenzt die dielektrische Schicht 38 an das Via 80 an. Am Ort 02 grenzt dagegen die dielektrische Schicht 34 an das Via 80 an.
Bei einem anderen Ausführungsbeispiel wird die obere Alumini¬ umschicht 84 mit einer geringeren Schichtdicke abgeschieden als im ersten Ausführungsbeispiel, siehe gestrichelte Linie 100. Dabei wird die Aussparung 72 für den oberen Abschnitt des Vias 80 nur teilweise gefüllt. Eine gestrichelte Linie 102 zeigt die Obergrenze des Vias 80. Die Lage der Obergrenze des Vias 80 stimmt mit der Lage der der Bauelementelage 12 zugewandten Seite der Leitbahn 92 überein.
Zusammenfassend gilt, dass durch die Abfolge aus "heißer" und "kalter" Kontakt- bzw. Vialochfüllung Randbedingungen erfüllt werden können, die bezüglich des Flankenwinkels, bezüglich der Metallkörnung und bezüglich der Schichtdicke bestehen. Das für eine solche Verfahrensführung erforderliche Doppel¬ profil des Kontaktlochs bzw. Vialochs, d.h. steile Flanken für die heiße Abscheidung und vergleichsweise flache Flanken für die kalte Abscheidung, lässt sich ohne zusätzliche Pro- zessschritte hinsichtlich einer Lithografie bzw. eines Anla¬ genwechsels durch die Verwendung eines zusätzlichen Liners bzw. einer zusätzlichen Hartmaske 36 erzielen. Die zusätzli¬ che Hartmaskenschicht 36 erfordert nur eine weitere Abschei¬ dung, die ohne Aufwand und in der gleichen Anlage, aber in einer anderen Kammer bzw. sogar in derselben Kammer mit ver¬ änderten Prozessgasen durchgeführt wird. Die unter der Hart¬ maskenschicht angeordnete dielektrische Schicht 34 lässt sich mit einer genau vorgegebenen Schichtdicke abscheiden, wobei die Schichtdickentoleranz beispielsweise kleiner als ± 3 Prozent ist. Die Schichtdicke der dielektrischen Schicht 34 legt die vertikale Lage bzw. Länge des unteren Abschnitts des Vias 90 und damit indirekt auch die Lage bzw. Länge des
oberen Abschnitts des Vias 90 fest. Somit lassen sich enge vorgegebene Toleranzen an den Prozess erfüllen, insbesondere an verschiedenen Orten einer integrierten Schaltungsanord¬ nung, an verschiedenen Orten eines Wafers und auch an Schal- tungsanordnungen, die auf verschiedenen Wafern hergestellt worden sind.
Die eben angesprochenen Randbedingungen betreffen: den Flankenwinkel: der untere Via-Abschnitt muss mit einem "heißen" Abscheideprozess hergestellt werden, wobei bei Aluminium typische Werte zwischen 400 Grad Celsius bis 450 Grad Celsius liegen. Generell gilt: je steiler die Flanken der Kontakt- bzw. Vialöcher sind, desto höher ist die Temperatur der Metallabscheidung anzusetzen. Bei- spielsweise bedingt ein Winkel W der Kontakt- bzw. Via¬ lochflanken von kleiner oder gleich 2 Grad eine Tempera¬ tur von 440 Grad Celsius für die Metallabscheidung, um leerstellenfrei bzw. voidfreie zu füllen. Ziel sind mög¬ lichst steile Seitenwände des Kontaktlochs, um den Flä- chenbedarf gering zu halten, d.h. es sind hohe Abscheide¬ temperaturen erforderlich.
Metallkörnung: Bei steigender Temperatur der Metallab¬ scheidung nimmt die Körnigkeit zu, die zu einer uner¬ wünschten rauen Oberfläche der Metallbahn führt. Dies führt seinerseits zu mehreren technischen Problemen in der Prozessführung. Beispielsweise überlagern sich die Kornstrukturen mit optischen Justiermarken, deren Ver¬ wendbarkeit dadurch eingeschränkt wird. Lackreste auf der Aluminiumschicht können auch nicht mehr vollständig ent- fernt werden. Beim darauffolgenden Ätzen wirken diese
Lackreste dann maskierend bzw. können im nächsten thermi¬ schen Schritt durch unkontrollierte Volumenzunahmen zur Zerstörung von Metallbahnen führen. Ziel ist es, die Tem¬ peratur der Metallabscheidung hinsichtlich der Material- körnung gering zu halten.
Schichtdicke: Eine weitere Forderung besteht darin, einen möglichst geringen Schichtwiderstand der obersten Metall-
ebene zu erreichen, beispielsweise für Hochfrequenzanwen¬ dungen als Spulenebene. Typische Werte für die Dicke des Metalls sind 3 Mikrometer bis 5 Mikrometer. Mit zunehmen¬ der Schichtdicke nimmt die Körnung des Aluminiums stark zu. Für 3 Mikrometer Dicke beispielsweise darf die Ab¬ scheidetemperatur 330 Grad Celsius nicht übersteigen.
Durch die oben angegebenen Verfahren lässt sich die obere Metallisierungsebene mit einem Prozess herstellen, bei dem die Vias gleichzeitig mit dem Abscheiden von Leitbahnmaterial gefüllt werden, so dass Via und Leitbahn aus demselben Mate¬ rial bestehen. Nach dem Öffnen des Via-Lochs wird die Materi¬ alabscheidung für die oberste Metallisierungsebene zur Fül¬ lung dieser Löcher genutzt.
Durch den unteren Via-Abschnitt mit vertikalen Seitenwänden kann eine kleine Kontaktfläche D2 verwendet werden, mit der auch kritische Aspektverhältnisse verbunden sind. Ein kleiner Pitch der unteren Metallebene, von beispielsweise 280 nm, kann gefertigt werden. Der als Hartmaske ausgebildete Liner definiert die Kontaktfläche sicher. Da mit der Dicke des Aluminiummetalls, dessen Designregeln in der Verdrahtungsebe¬ ne wesentlich entspannter sind, ist der Durchmesser der obe¬ ren Öffnung Dl unkritisch und schränkt folglich den minimalen Pitch der oberen Metallisierungsebene nicht ein.
Weiter zusammenfassend gilt, dass ein zusätzlicher Liner mit der Funktion einer Hartmaske integriert wird. Es wird ein kombiniertes Kontakt- bzw. Vialoch angegeben, das definiert einstellbare Flankenwinkel hat. Weiterhin wird ein "heißes"
Füllverfahren mit einem "kalten" Füllverfahren kombiniert zur Füllung eines Via-Lochs. Dadurch lassen sich die folgenden Vorteile erreichen: genauere Definition der Kontaktfläche D2, Figur 3, - entspanntere Designregeln, z.B. hinsichtlich des Überlap¬ pens, in der Kupferebene,
höhere Packungsdichte der Verdrahtungsbahnen in der Kup¬ ferebene,
Bereitstellung höhere Metalldicken mit reduzierten Nach- bearbeitungs- bzw. Reworkraten, wobei das "Rework" die Wiederholung der Abscheidung, Belichtung und Entwicklung eines Lacks betrifft. Dies wird notwendig, wenn die Maske bei der Belichtung beispielsweise wegen schlechter Jus¬ tiermarken dejustiert war.
Entspannte Aspektverhältnisse des unteren Anschnitts des Vias.
Die angegebenen Verfahren sind für alle Metallisierungen anwendbar. Beispielsweise wird in einem Aluminium-basierten BEOL (Back End of Line) die oberste Verdrahtungsebene mit der darunterliegenden Verdrahtungsebene mittels der erfindungsge¬ mäßen Vias verbunden, um wolframgefüllte Vias zu ersetzen. In einem Kupfer BEOL wird die letzte Kupferebene mit einer Alu¬ miniumebene angeschlossen, die selbst Verdrahtungsebene ist. Die Aluminiumebene wird mittels der erfindungsgemäßen Vias an die darunterliegende Kupferebene elektrisch angeschlossen. In beiden Fällen greifen die oben genannten Vorteile. Die Ver¬ fahren werden insbesondere eingesetzt bei Technologien mit 250 nm (Nanometer) , 110 nm, 90 nm oder weniger als 90 nm minimaler kritischer Strukturbreite. Die Anwendungen betref- fen beispielsweise dynamische Speicher (DRAM) , sogenannte
NROM (Nitride Read OnIy Memory) oder Technologien für Logik¬ chips.