DE102005034182B4 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102005034182B4
DE102005034182B4 DE102005034182A DE102005034182A DE102005034182B4 DE 102005034182 B4 DE102005034182 B4 DE 102005034182B4 DE 102005034182 A DE102005034182 A DE 102005034182A DE 102005034182 A DE102005034182 A DE 102005034182A DE 102005034182 B4 DE102005034182 B4 DE 102005034182B4
Authority
DE
Germany
Prior art keywords
copper
film
trench
connection
copper compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005034182A
Other languages
English (en)
Other versions
DE102005034182A1 (de
Inventor
Toshiyuki Kawasaki Takewaki
Hiroyuki Kawasaki Kunishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE102005034182A1 publication Critical patent/DE102005034182A1/de
Application granted granted Critical
Publication of DE102005034182B4 publication Critical patent/DE102005034182B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung mit:
einem Halbleitersubstrat,
einem Isolierfilm, der auf dem Halbleitersubstrat ausgebildet ist, und einer Anzahl von Kupferverbindungen, die in der gleichen Höhe in dem Isolierfilm vorgesehen sind, und
einem Barrierematerial, das zwischen den Kupferverbindungen und dem Isolierfilm vorgesehen ist,
wobei die Kupferverbindungen aufweisen:
eine erste Kupferverbindung mit einer relativ engen Breite und
eine zweite Kupferverbindung mit einer relativ breiten Breite,
wobei die erste Kupferverbindung eine obere Oberfläche hat, die im Prinzip aus einer (111)-Kupferoberfläche besteht, und die zweite Kupferverbindung eine obere Oberfläche aufweist, die im Prinzip aus einer (200)-Kupferoberfläche besteht,
wobei das Barrierematerial zwischen der ersten Kupferverbindung und dem Isolierfilm aus Ta besteht und wobei das Barrierematerial zwischen der zweiten Kupferverbindung und dem Isolierfilm aus TaN besteht.

Description

  • OFFENBARUNG DER ERFINDUNG
  • [Erfindungsgebiet]
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit Kupfer-Verbindungen und ein Verfahren zur Herstellung derselben.
  • [Beschreibung des Standes der Technik]
  • In Halbleitervorrichtungen wird in breitem Umfang als Antwort auf die Anforderungen an schnelleren Betrieb der Vorrichtungen eine Cu-Schaltverbindung verwendet. Beispiele für Halbleitervorrichtungen, die mehrschichtige Kupfer-Verbindungsstrukturen haben, sind anderswo in früheren Patenten beschrieben (japanische offengelegte Patentveröffentlichung JP 2001-68475 A und US 6 291 885 B1 ).
  • 9A zeigt die Struktur einer herkömmlichen Cu-Schaltverbindung und 9B zeigt eine beispielhafte Oberflächenausrichtung der Cu-Schaltverbindung dieser Struktur. Die 9A und 9B sind Schnittansichten, die die Struktur einer Kupfer-Verbindung schematisch zeigen. Das Höhe-Breite-Verhältnis ist daher für die Zweckmäßigkeit der Erläuterung modifiziert, wobei die seitliche Richtung verlängert ist. Wie in der 9A gezeigt, sind auf einem Siliziumsubstrat 11 nacheinander ein Ätzstoppfilm 12 und ein die Schaltverbindung isolierender Zwischenisolierfilm 13 ausgebildet. Teile des Ätzstoppfilms 12 und des die Schaltverbindung isolierenden Zwischenisolierfilms 13 sind entfernt, an der Position des Entfernens ist ein Barrieremetall 15, das eine Cu-Diffusion verhindert, ausgebildet und auf dem Barrieremetall 15 ist eine Cu-Schaltverbindung 16 ausgebildet. Anzumerken ist, dass eine Kontaktlochschicht auf der Cu-Schaltverbindung 16, eine Cu-Schaltverbindungsschicht, die kontinuierlich auf der Kontaktlochschicht ausgebildet ist und eine Kontaktlochschicht, die unter der Cu-Schaltverbindung vorgesehen sind, nicht dargestellt sind.
  • Ein beispielhafter Vorgang zur Herstellung einer herkömmlichen einzelnen Damascene-Cu-Schaltverbindungsstruktur wird anhand der 10A bis 10E beschrieben.
  • Zunächst wird auf dem Siliziumsubstrat 11 der Ätzstoppfilm 12, der für das Ausbilden des Verbindungsgrabens verwendet wird, gebildet, der typischerweise aus SiN, SiC oder SiCN besteht. Als Nächstes wird auf dem Ätzstoppfilm 12 der die Schaltverbindung isolierende Zwischenisolierfilm 13 ausgebildet. In einigen Fällen, wo für den die Schaltverbindung isolierenden Zwischenisolierfilm 13 ein Low-k-Film verwendet wird, kann eine harte Maske, bestehend aus SiN oder SiO2 darauf ausgebildet sein. Als Nächstes wird in dem die Schaltverbindung isolierenden Zwischenisolierfilm 13 ein Verbindungsgraben 14 ausgebildet, wobei eine Fotolithografietechnik und eine Ätztechnik verwendet werden (10A).
  • Als Nächstes wird typischerweise unter Verwendung einer PVD-Technik der Barrieremetallfilm 14, der typischerweise aus Ta/TaN besteht, in dem Verbindungsgraben 14 ausgebildet und es wird ein Cu-Film ausgebildet. Als Nächstes wird Cu unter Verwendung einer Elektroplattiertechnik plattiert, um dadurch den Verbindungsgraben 14 mit Cu auszufüllen und der plattierte Film wird dann bei einer Temperatur von 150°C oder darüber für das Kornwachstum getempert. Als Nächstes wird eine Cu-Schaltverbindung 16 typischerweise unter Verwendung einer CMP-Technik ausgebildet (10B).
  • Als Nächstes wird auf der Cu-Schaltverbindung 16 üblicherweise unter Verwendung einer CVD-Technik ein Barrierefilm 17, der üblicherweise aus SiN, SiC, SiCN oder dergleichen besteht, ausgebildet, der die Cu-Diffusion verhindert. Dann wird ein ein Kontaktloch isolierender Zwischenisolierfilm 18 ausgebildet. Nach der Ausbildung des das Kontaktloch isolierenden Zwischenisolierfilms 18 wird in diesem ein Kontaktloch 19 mittels einer Fotolithografietechnik und einer Ätztechnik ausgebildet (10C).
  • Als Nächstes wird ein Barrieremetallfilm 22, üblicherweise bestehend aus Ta/TaN, in dem Kontaktloch 19 mittels einer PVD-Technik ausgebildet und dann wird ein Cu-Film ausgebildet. Als Nächstes wird der Graben mit Cu durch Cu-Elektroplattieren gefüllt, der plattierte Film wird getempert und dann einer CMP unterzogen, um dadurch ein Kontaktloch 21 zu bilden (11D).
  • Die Wiederholung der in den 10A bis 10B gezeigten Vorgänge führt zur Ausbildung der dritten Kupferschaltverbindungsschicht, um dadurch Cu-Schaltverbindungen zu bilden, die eine einzige Damascene-Struktur haben (10E).
  • Eine weitere derartige Halbleitervorrichtung sowie ein Verfahren zur Herstellung derselben sind in der US 2004/00 14 312 A1 beschrieben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die herkömmliche Kupfer-Verbindungsstruktur kann jedoch ein Phänomen, den durch Beanspruchung hervorgerufenen Lunker, hervorrufen (im Nachfolgenden als SIV bezeichnet), von dem gefordert wird, dass er unterdrückt wird. SIV ist ein Phänomen der Ausbildung von großen Lunkern bzw. Fehlstellen und tritt wahrscheinlicher insbesondere in der Nähe der Grenzfläche zwischen der Kupfer-Verbindung und dem Kontaktloch auf, das sich an deren Oberseite anschließt. Die Erzeugung von SIV führt unerwünschterweise zu einem Kontaktausfall oder einer Erhöhung des Verbindungswiderstandes und verschlechtert beträchtlich die Zuverlässigkeit der Halbleitervorrichtung.
  • Um das Auftreten von SIV zu unterdrücken, haben die vorliegenden Erfinder gründliche Untersuchungen des Mechanismus der SIV-Erzeugung durchgeführt und die folgende Folgerung erreicht. Die Lunker, die in der Kupfer-Verbindung erzeugt sind, können entlang der Grenze migrieren. Jegliche Belastung, mit der die Kupfer-Verbindung beaufschlagt ist, kann daher eine Migration der Lunker in Richtung auf spezifische Bereiche in der Kupferschaltverbindung in Abhängigkeit von einem Belastungsverteilungsprofil hervorrufen. In der Kupfer-Verbindungsstruktur sind die Lunker demgemäß in der Nähe der Grenzfläche zwischen der Kupfer-Verbindung und dem Kontaktloch, das sich an deren Oberseite anschließt, konzentriert und kombiniert, um dadurch große Lunker zu bilden. Dies ist ein angenommener Mechanismus der SIV-Erzeugung.
  • Die Untersuchungen der vorliegenden Erfinder offenbarten, dass Cu-Korn der Cu-(111)-Ausrichtung in dem herkömmlichen Kupfer reichlich vorhanden war. Das Korn mit dieser Oberflächenausrichtung hat eine relativ kleine Größe und daraus folgend eine relativ große Anzahl von Grenzflächen an der Oberseite der Kupfer-Verbindung. Dies erlaubt, dass Lunker entlang der Grenzen wandern, um die Nähe der Grenzfläche zwischen der Schaltverbindung und dem Kontaktloch zu erreichen, woraus SIV resultiert. Die vorliegenden Erfinder haben somit geplant, SIV dadurch zu unterdrücken, dass die Korngröße erhöht und die Grenzen reduziert werden, um dadurch die Konzentration und Kombination von Lunkern zu unterbinden. Im Folgenden wird eine Konfiguration der vorliegenden Erfindung erläutert.
  • Gemäß der vorliegenden Erfindung ist eine Halbleitervorrichtung wie im Patentanspruch 1 aufgegeben geschaffen.
  • Ausführungsbeispiele sind den Unteransprüchen 2–4 zu entnehmen. Erfindungsgemäße Verfahren sind in den Ansprüchen 5 und 6 angegeben.
  • Bei der vorliegenden Erfindung ist die obere Fläche der zweiten Kupfer-Verbindung durch eine (200)-Oberfläche von Kupfer konfiguriert, die großes Korn frei legt und daher eine kleinere Anzahl von Grenzen (Korngrenzen) hat. Kupferkorn mit einer (200)- Oberfläche an der oberen Fläche desselben hat typischerweise eine Korngröße von ungefähr mehreren 10 μm. D. h., dass in der Richtung der Leitungsbreite weit gehend keine Grenze gefunden werden kann, weil die Breite der Kupfer-Verbindung im Allgemeinen nur ungefähr 0,1 μm bis mehrere 10 μm breit ist. Wie aus dem Vorstehenden klar zu ersehen ist, ist die vorliegende Erfindung bei der kennzeichnenden Verringerung der Korngrenzen, die als Migrationweg für die Lunker dienen können, erfolgreich und daher kann die Erzeugung von SIV wirksam unterdrückt werden. Die vorliegende Erfindung kann auch wirksam die Elektromigration unterdrücken, weil die obere Fläche der ersten Kupfer-Verbindung durch eine (111)-Oberfläche von Kupfer mit einer großen Dichte konfiguriert ist.
  • Gemäß der vorliegenden Erfindung ist auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, mit: Erzielen eines Halbleitersubstrats und Ausbilden eines Isolierfilms auf demselben; selektives Entfernen des Isolierfilms, um einen ersten Verbindungsgraben zu bilden, der eine relativ enge Breite hat, und eines zweiten Verbindungsgrabens, der eine relativ große Breite hat; Ausbilden mit einem durch einen Zerstäubungsvorgang unter Verwendung eines Ta-Ziels eines Ta-Films auf der Innenwand des ersten Verbindungsgrabens und Ausbilden eines TaN-Films auf der Innenwand des zweiten Verbindungsgrabens in einer Stickstoffatmosphäre ohne Anlegen einer Substratvorspannung,; Ausbilden eines Kupferfilms durch ein Plattierverfahren, um den ersten Verbindungsgraben und den zweiten Verbindungsgraben zu füllen; und Tempern des Kupferfilms und Entfernen von Teilen des Kupferfilms, die außerhalb des Verbindungsgrabens ausgebildet sind, um dadurch eine erste Kupfer-Verbindung in dem ersten Verbindungsgraben und eine zweite Kupfer-Verbindung in dem zweiten Verbindungsgraben auszubilden.
  • Gemäß der vorliegenden Erfindung ist es ermöglicht worden, durch einen einzigen Vorgang auf der Innenwand des ersten Verbindungsgrabens einen Ta-Film und auf der Innenwand des zweiten Verbindungsgrabens einen TaN-Film auszubilden, indem die Filme durch einen Zerstäubungsvorgang in einer Stickstoffatmosphäre ohne Anlegen einer Substratvorspannung ausgebildet werden. Der Ta-Film hat wahrscheinlicher eine (111)-Oberfläche aus Kupfer aufgewachsen und der TaN-Film hat wahrscheinlicher eine (200)-Oberfläche aus Kupfer aufgewachsen. Dadurch wird es möglich, die vorstehend beschriebene Kupfer-Verbindungsstruktur stabil zu erzielen. Anders ausgedrückt, es ist ermöglicht worden, eine Struktur stabil zu erzeugen, bei der auf dem Verbindungsgraben mit enger Weite ein (111)-orientierter Kupferfilm vorgesehen ist und auf dem Verbindungsgraben mit großer Breite ein (200)-orientierter Kupferfilm ausgebildet ist.
  • Bei der vorliegenden Erfindung bedeutet das (111)-orientierte Kupfer Kupfer mit einer Oberflächenorientierung von (111) an seiner oberen Oberfläche und das (200)-orientierte Kupfer bedeutet Kupfer mit einer Oberflächenorientierung von (200) an seiner oberen Oberfläche.
  • Gemäß der vorliegenden Erfindung ist auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, mit: Erzielen eines Halbleitersubstrats und Ausbilden auf demselben eines Isolierfilms; selektives Entfernen des Isolierfilms, um einen ersten Verbindungsgraben mit einer relativ engen Weite und einen zweiten Verbindungsgraben mit einer relativ großen Weite zu bilden; Ausbilden eines plattierten Films durch einen Plattierschritt auf der gesamten Region der oberen Oberfläche des Isolierfilms; und Tempern des plattierten Films und Entfernen von Teilen des plattierten Films, die außerhalb der Verbindungsgräben ausgebildet sind, um dadurch eine erste Kupfer-Verbindung in dem ersten Verbindungsgraben und eine zweite Kupfer-Verbindung in dem zweiten Verbindungsgraben zu bilden, wobei in dem Plattierschritt ein erster Kupferfilm in den ersten Verbindungsgraben mit einer relativ langsamen Rate der Filmausbildung gefüllt wird und dann ein zweiter Kupferfilm in den zweiten Verbindungsgraben mit einer relativ schnellen Rate der Filmausbildung gefüllt wird.
  • Gemäß der vorliegenden Erfindung ist es möglich gemacht worden, in dem ersten Verbindungsgraben eine (111)-Oberfläche des Kupfers und in dem zweiten Verbindungsgraben eine (200)-Oberfläche des Kupfers in einem kontinuierlichen Vorgang zu erzeugen, indem der erste Verbindungsgraben mit dem ersten Kupferfilm in einer relativ langsamen Rate der Filmausbildung gefüllt wird und dann der zweite Verbindungsgraben mit dem zweiten Kupferfilm mit einer relativ schnellen Rate der Filmausbildung gefüllt wird. Dadurch wird es möglich, die vorstehend beschriebene Kupfer-Verbindungsstruktur stabil zu erhalten. Anders ausgedrückt, ist es möglich gemacht worden, eine Struktur stabil auszubilden, bei der in dem engen Verbindungsgraben ein (111)-orientierter Kupferfilm und in dem weiten Verbindungsgraben ein (200)-orientierter Kupferfilm vorgesehen ist.
  • Gemäß der vorliegenden Erfindung ist es möglich gemacht worden, die Korngrenzen, die als Migrationweg für die Lunker dienen können, merklich zu reduzieren, um die Erzeugung von SIV-Ausfall wirksam zu unterdrücken und um eine hochzuverlässige Halbleitervorrichtung zu schaffen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehenden und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung anhand der begleitenden Figuren im Einzelnen hervor, in welchen zeigt:
  • 1A und 1B Schnittansichten, die die Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch zeigen;
  • 2A bis 2C Schnittansichten, die schematisch Herstellungsschritte einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen;
  • 3A bis 3D Schnittansichten, die schematisch Herstellungsschritte einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen;
  • 4A bis 4C Schnittansichten, die schematisch Herstellungsschritte einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen;
  • 5A bis 5C Schnittansichten, die Herstellungsschritte einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen;
  • 6A bis 6C Schnittansichten, die Herstellungsschritte einer Halbleitervorrichtung gemäß einer Ausführungsform zeigen;
  • 7 eine Ansicht einer Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 8 eine Ansicht einer Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 9A und 9B Schnittansichten, die schematisch eine Struktur einer Halbleitervorrichtung gemäß dem Stand der Technik zeigen; und
  • 10A bis 10E Schnittansichten, die Herstellungsschritte einer Halbleitervorrichtung gemäß einem Stand der Technik schematisch zeigen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung wird nun unter Bezugnahme auf die veranschaulichenden Ausführungsformen beschrieben. Der Fachmann kann erkennen, dass viele alternative Ausführungsformen unter Verwendung der Lehre der vorliegenden Erfindung durchgeführt werden können und dass die Erfindung nicht auf diese Ausführungsformen begrenzt ist, die zu erläuternden Zwecken dargestellt sind.
  • In den folgenden Absätzen werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die anhängenden Zeichnungen beschrieben. In allen Zeichnungen sind alle ähnlichen Komponenten mit ähnlichen Bezugsziffern bezeichnet, deren Erläuterung der Zweckmäßigkeit halber weggelassen worden ist. Es ist auch anzumerken, dass die Oberflächenorientierung im Kontext der unten stehenden Ausführungsformen als die Oberflächenorientierung der oberen Oberfläche der Kupfer-Verbindung definiert ist. Ebenfalls ist anzumerken, dass tatsächlich eine große Anzahl von Kupfer-Verbindungen vorgesehen sind, obwohl nur zwei Kupfer-Verbindungen pro einzelnem Zwischenisolierfilm in den unten stehenden Ausführungsformen dargestellt sind.
  • Ausführungsform
  • 1A ist eine Ansicht im Schnitt zur Erläuterung der Struktur einer Halbleitervorrichtung 100 gemäß dieser Ausführungsform und 1B ist eine Ansicht im Schnitt zur Erläuterung der Oberflächenorientierung der Kupfer-Verbindung der Halbleitervorrichtung 100.
  • Wie in der 1A gezeigt, hat die Halbleitervorrichtung 100 eine einzelne Damascene-Struktur, in welcher eine mehrschichtige Kupfer-Verbindung aus ersten bis dritten Schichten zusammengesetzt, auf einem Halbleitersubstrat 102, wie beispielsweise einem Siliziumsubstrat, vorgesehen ist. Eine zweite Kupfer-Verbindung 110 und eine erste Kupfer-Verbindung 111 in der ersten Schicht sind durch einen zweiten Verbindungsgraben 103 und einen ersten Verbindungsgraben 105 konfiguriert, der in dem Zwischenisolierfilm 108 auf einem Ätzstoppfilm 104 vorgesehen ist, in welchen ein Kupferfilm eingefüllt ist. Zwischen dem Zwischenisolierfilm 108 und der ersten Kupfer-Verbindung ist ein Barrieremetall 107, das eine Cu-Diffusion verhindert, platziert. Andererseits ist ein Barrieremetall 106, das die Cu-Diffusion verhindert, zwischen dem Zwischenisolierfilm 108 und der zweiten Kupfer-Verbindung 110 platziert. Die zweite Kupfer-Verbindung 110 hat an ihrem oberen Teil ein Kontaktloch, das einen Teil der mit dieser verbundenen zweiten Schicht bildet. Die dritte Schicht ist ähnliche wie die erste Schicht strukturiert und auf der zweiten Schicht konfiguriert. Die zweite Kupfer-Verbindung 126 in der dritten Schicht hat an ihrem unteren Teil ein Kontaktloch 113 angeschlossen. Die zweite Kupfer-Verbindung 110 und die erste Kupfer-Verbindung 111 sind auf der gleichen Höhe in dem Zwischenisolierfilm 108 vorgesehen.
  • Der Ätzstoppfilm 104 hat die Funktion, an ihm das Ätzen des Verbindungsgrabens daran zu beenden und besteht typischerweise aus SiN, SiC, SiCN SiON usw.
  • Der Zwischenisolierfilm 108 besteht typischerweise aus einem SiO2-Film oder Filmen aus Low-k-Materialien, wie beispielsweise SiOF, SiOC und MSQ (Methylsilsesquioxan).
  • Das Barrieremetall 106 und das Barrieremetall 120 sind durch einen TaN-Film konfiguriert und jeweils so ausgebildet, dass sie die Innenwand des zweiten Verbindungsgrabens 103 und die Innenwand des zweiten Verbindungsgrabens 125 abdecken. Auf dem Barrieremetall 106 und dem Barrieremetall 120 ist jeweils die zweite Kupfer-Verbindung 110 und die zweite Kupfer-Verbindung 126 ausgebildet.
  • Die vorliegende Erfindung ist es, die erste Kupfer-Verbindung, die eine relativ kleine Breite hat, so zu konfigurieren, dass sie prinzipiell eine (111)-Oberfläche aus Kupfer an ihrer oberen Oberfläche hat, und die zweite Kupfer-Verbindung, die eine relativ weite Breite hat, so zu konfigurieren, dass sie prinzipiell eine (200)-Oberfläche aus Kupfer an ihrer oberen Oberfläche hat. Die zweite Kupfer-Verbindung 110 und die zweite Kupfer-Verbindung 126 entsprechen in dieser Ausführungsform der oben beschriebenen Schaltverbindung mit breiter Breite und die erste Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 127 entsprechen der vorstehend beschriebenen Schaltverbindung mit enger Breite.
  • Die zweite Kupfer-Verbindung 110 und die zweite Kupfer-Verbindung 126 erfüllen die unten stehenden Bedingungen. Es wird hier angenommen, dass der Durchmesser des Kontaktloches 113 r ist, die Breite der zweiten Kupfer-Verbindung 110 und der zweiten Kupfer-Verbindung 126 D ist und die Höhe der zweiten Kupfer-Verbindung 110 und der zweiten Kupfer-Verbindung 126 C ist, wobei C/D als das Höhe-Breite-Verhältnis definiert sind:
    • (i) Leitungsbreite D = 0,3 μm oder größer;
    • (ii) 3r < D; und
    • (iii) C/D < 0,5.
  • Andererseits erfüllen die erste Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 127 die unten stehende Bedingung:
    • (i) Leitungsbreite ist kleiner als 0,3 μm.
  • Die Oberflächenorientierung von Cu der jeweiligen oberen Oberflächen der zweiten Kupfer-Verbindung 110, der ersten Kupfer-Verbindung 111, der zweiten Kupfer-Verbindung 126 und der ersten Kupfer-Verbindung 127 können unter Verwendung einer EBSP-(Electron Back Scattering Pattern)-Technik analysiert werden.
  • Das Barrieremetall 107 und das Barrieremetall 121 sind durch einen Ta-Film konfiguriert und sind so ausgebildet, dass sie die Innenwand des ersten Verbindungsgrabens 105 bzw. die Innenwand des ersten Verbindungsgrabens 129 abdecken. Auf dem Barrieremetall 107 und auf dem Barrieremetall 121 sind die erste Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 127 ausgebildet.
  • Die obere Oberfläche der zweiten Kupfer-Verbindung 110 und die obere Oberfläche der zweiten Kupfer-Verbindung 126 haben Korn mit sehr großer Größe mit mehreren 10 μm frei liegen, während die zweite Kupfer-Verbindung 110, die eine Leitungsbreite von nur 0,3 μm bis mehreren 10 μm hat, nur ein Paar Grenzen in Richtung der Leitungsbreite zeigt. Dadurch wird es möglich, den SIV-Ausfall zu unterdrücken. Der SIV-Ausfall bezieht sich auf einen Leitungsausfall zwischen einem Kontaktloch und einer Schaltverbindung, der typischerweise auftritt, wenn Lunker durch Belastung in einer Kupfer-Verbindung mit breiter Breite (ungefähr dreimal so groß wie der Kontaktlochdurchmesser) entlang der Korngrenzen wandern, um sich direkt unter dem Kontaktloch zu konzentrieren und miteinander zu vereinigen, um dadurch große Lunker zu bilden. Kupfer mit einer Oberflächenorientierung von (200) wird daher hierbei als Kupfer mit einer großen Korngröße und weniger Grenzen verwendet, so dass die obere Oberfläche der Kupfer-Verbindung 110 und die obere Oberfläche der zweiten Kupfer-Verbindung 126 prinzipiell durch eine Cu-(200)-Oberfläche konfiguriert sind.
  • Die obere Oberfläche der ersten Kupfer-Verbindung 111 und die obere Oberfläche der ersten Kupfer-Verbindung 127 sind prinzipiell durch eine Cu-(111)-Oberfläche konfiguriert und die Größe der Cu-Körnchen, die die Schaltverbindung bilden, ist 0,1 μm oder darunter. Die Ebene (111) ist hierbei eine Oberflächenorientierung, die durch eine enge Packung von Atomen charakterisiert ist. Die erste Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 127 haben, verglichen mit der Kupfer-Verbindung, die durch die Cu-(200)-Oberfläche oder dergleichen konfiguriert ist, daher eine größere Dichte. Dadurch wird es möglich, den Elektromigrationwiderstand zu verbessern.
  • Bezug nehmend auf die 2A bis 6C werden in den folgenden Absätzen die Verfahrensschritte zur Herstellung der Halbleitervorrichtung 100 gemäß dieser Ausführungsform beschrieben.
  • Zunächst wird der Ätzstoppfilm 104 auf dem Halbleitersubstrat 102 ausgebildet und weiterhin wird auf diesem der Zwischenisolierfilm 108 ausgebildet (2A). Darstellungen der Verfahrensschritte zur Herstellung von Transistoren auf dem Halbleitersubstrat sind weggelassen worden.
  • Als Nächstes werden der zweite Verbindungsgraben 103 mit einer relativ breiten Breite und der erste Verbindungsgraben 105 mit einer relativ kleinen Breite in dem Zwischenisolierfilm 108 unter Verwendung einer Fotolithografietechnik und einer Ätztechnik ausgebildet (2B).
  • Als Nächstes werden das Barrieremetall 106 (TaN-Film) und das Barrieremetall 107 (Ta-Film) auf dem Zwischenisolierfilm 108 auf der Innenwand des zweiten Verbindungsgrabens 103 und auf der Innenwand des ersten Verbindungsgrabens 105 ausgebildet. Bei dieser Ausführungsform wird Zerstäubung als Verfahren zur Ausbildung der Filme verwendet und die Filmausbildung erfolgt unter Verwendung eines Ta-Ziels in einer Stickstoffgasatmosphäre. Als Nächstes wird eine Kupferkeimschicht (nicht dargestellt) ausgebildet. Das Barrieremetall 106 und das Barrieremetall 107 werden hierbei ohne Anlegen einer Vorspannung an das Halbleitersubstrat 102 ausgebildet. Gemäß der Feststellung der vorliegenden Erfinder bewirkt die Abwesenheit einer Substratvorspannung, dass Stickstoff weniger wahrscheinlich in den ersten Verbindungsgraben 105 eintritt, der eine relativ enge Weite hat, so dass das Barrieremetall 107, das im ersten Verbindungsgraben 105 ausgebildet wird, prinzipiell durch einen Ta-Film konfiguriert ist. Andererseits tritt Stickstoff wahrscheinlicher in den zweiten Verbindungsgraben 104 mit einer relativ breiten Breite, verglichen mit dem ersten Verbindungsgraben 105, ein, so dass das Barrieremetall 106, das in dem zweiten Verbindungsgraben 103 ausgebildet ist, prinzipiell durch einen TaN-Film konfiguriert ist (2C). Untersuchungen der vorliegenden Erfinder ergaben, dass der Ta-Film eine starke Tendenz hat, das Aufwachsen eines (111)-orientierten Kupferfilms darauf zuzulassen. Die vorliegenden Erfinder haben auch durch die Untersuchungen herausgefunden, dass auf dem Barrieremetall 106, das prinzipiell durch den TaN-Film konfiguriert ist, der Kupferfilm, welcher durch einen Plattiervorgang usw. ausgebildet wird, wahrscheinlich durch Tempern eine Oberflächenorientierung von (200) hat. Dies wird angenommen, da der TaN-Film nahezu amorph ist, so dass der darauf ausgebildete Kupferfilm auch amorph wird, d. h., dass der Kupferfilm, der möglicherweise später umgewandelt wird, um, nachdem er getempert worden ist, eine Oberflächenorientierung von (200) zu haben, einfacher hergestellt werden kann.
  • Als Nächstes wird Kupfer über die gesamte Oberfläche des Zwischenisolierfilms 108 plattiert und auf dem Barrieremetall 106 und dem Barrieremetall 107 durch Elektroplattieren plattiert. Bei dieser Ausführungsform wird Kupfer anfänglich unter Anlegen eines niederen Stroms für eine relativ lange Zeitdauer plattiert, dann findet das Gegenätzen des Kupferfilms unter einer Stromzufuhr in der entgegengesetzten Richtung zu der des niederen Stroms statt und dann erfolgt ein Abscheide von Kupfer durch Plattieren unter einem hohen Strom für eine relativ kurze Zeitdauer.
  • Bei dieser Ausführungsform wird ein niedriger Strom, der ungefähr ein Ampere klein ist, für ungefähr 110 Sekunden angelegt. Ein erster Kupferfilm 144 wird somit in den ersten Verbindungsgraben 105 enger Breite eingefüllt. Der zweite Verbindungsgraben mit weiter Weite hat bei diesem Vorgang einen dünnen plattierten Film aus einem Kupferfilm 142 auf seinem Oberflächenteil ausgebildet, aber wird nie vollständig gefüllt (3A). Als Nächstes wird ein Strom, der 6,32 A groß ist, für ungefähr 1,5 Sekunden in der Gegenrichtung zum niedrigen Strom angelegt, um dadurch ein Gegenätzen zu bewirken. Als Nächstes wird ein hoher Strom von ungefähr 30 A für 13 Sekunden in der gleichen Richtung wie der niedrige Strom angelegt. Dies führt zu einem vollständigen Ausfüllen des zweiten Verbindungsgrabens 103 großer Breite mit einem zweiten Kupferfilm 143 (3B). Das anfänglich durchgeführte Plattieren, das unter Verwendung eines niedrigen Stromes bei einer relativ langsamen Rate der Filmausbildung durchgeführt worden ist, ist bei der Ausbildung des ersten Kupferfilms 144 wahrscheinlich erfolgreich, um nach dem Tempern in dem ersten Verbindungsgraben 105 eine Oberflächenorientierung von (111) zu haben. Das darauf folgende Plattieren unter Verwendung eines hohen Stroms mit einer relativ schnellen Rate der Filmausbildung ist erfolgreich für das Füllen des zweiten Verbindungsgrabens 103 mit dem zweiten Kupferfilm 143. Bei diesem Vorgang hat der zweite Kupferfilm 143 infolge seiner schnellen Filmausbildungsrate weniger wahrscheinlich Verunreinigungen inkorporiert. Dadurch wird es möglich, nach dem Tempern einen Kupferfilm mit einer erhöhten Korngröße und wahrscheinlich einer Oberflächenorientierung von (200) zu bilden. Der Vergleich zwischen einem akkumulierten Wert des Stromes während der Niedrigstromzufuhr und einem akkumulierten Wert des Stromes während der Niedrigstromversorgung und einem akkumulierten Werte des Stromes während der Hochstromversorgung offenbart, dass letzterer größer ist. Hierbei ist anzumerken, dass der akkumulierte Wert des Stroms ein Produkt aus Stromwert und Zeitdauer der Stromzufuhr bedeutet.
  • Als Nächstes wird der zweite Kupferfilm 143 bei einer Temperatur von 150°C oder darüber getempert, um dadurch die Körner wachsen zu lassen und die obere Oberfläche desselben in eine Oberflächenorientierung (200) umzuwandeln. Dies hat zur Folge, dass die obere Oberfläche des zweiten Kupferfilms 143, der den zweiten Verbindungsgraben 103 ausfüllt, riesiges Korn mit einer Größe von mehreren 10 μm hat. Der zweite Kupferfilm 143 hat daher nur wenige Grenzflächen. Als Nächstes werden Teile des Kupferfilms, die außerhalb des zweiten Verbindungsgrabens 103 und des ersten Verbindungsgrabens 105 ausgebildet sind, durch CMP entfernt. Die zweite Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 111 sind somit ausgebildet (3C). Die zweite Kupfer-Verbindung 110 hat nur ein paar Grenzflächen in Richtung der Leitungsbreite, weil Kupfer, welches die obere Oberfläche der zweiten Kupfer-Verbindung 110 bildet, riesiges Korn mit einer Korngröße von mehreren 10 μm hat.
  • Als Nächstes wird der Ätzstoppfilm 112 ausgebildet und weiterhin wird auf diesem ein das Kontaktloch isolierende Zwischenisolierfilm 116 ausgebildet (3D).
  • Als Nächstes wird in dem das Kontaktloch isolierenden Zwischenisolierfilm 116 unter Verwendung einer Fotolithografietechnik und einer Ätztechnik ein Kontaktloch 115 ausgebildet (4A).
  • Als Nächstes wird ein Barrieremetall 114, das im Prinzip aus einem Ta-Film besteht, in dem Kontaktloch 115 ausgebildet (4B). Bei dieser Ausführungsform wird als Verfahren zur Filmausbildung ein Zerstäubungsvorgang verwendet und die Filmausbildung wird unter Verwendung eines Ta-Ziels durchgeführt. Als Nächstes wird eine Cu-Keimschicht (nicht gezeigt) ausgebildet.
  • Als Nächstes wird ein Cu-Plattieren durch eine Elektroplattiertechnik durchgeführt, um dadurch das Kontaktloch 115 mit Kupfer auszufüllen, das Produkt wird getempert und dann weiter einer CMP unterzogen, um dadurch das Kontaktloch 113 zu bilden (4C). Nach dem Tempern hat die obere Oberfläche des Kupfers, welches das Kontaktloch 113 bildet, eine Oberflächenorientierung von im Prinzip (111).
  • Als Nächstes wird ein Ätzstoppfilm ausgebildet 118 ausgebildet und weiterhin wird auf diesem Zwischenisolierfilm 124 ausgebildet (5A).
  • Als Nächstes werden der zweite Verbindungsgraben 125 mit einer relativ weiten Weite und der erste Verbindungsgraben 129 mit einer relativ engen Weite in dem Zwischenisolierfilm 124 unter Verwendung einer Fotolithografietechnik und einer Ätztechnik ausgebildet (5B).
  • Als Nächstes werden ähnlich wie bei den Verfahrensschritten zur Ausbildung der ersten Schicht das Barrieremetall 120 (TaN-Film) und das Barrieremetall 121 (Ta-Film) auf dem Zwischenisolierfilm 124 auf der Innenwand des zweiten Verbindungsgrabens 125 und auf der Innenwand des ersten Verbindungsgrabens 129 ausgebildet. Ein hierbei verwendetes Verfahren zur Filmausbildung ist ein Zerstäubungsvorgang unter Verwendung eines Ta-Ziels, der in einer Stickstoffgasatmosphäre durchgeführt wird. Als Nächstes wird eine Kupferkeimschicht (nicht gezeigt) ausgebildet. Das Barrieremetall 120 und das Barrieremetall 121 werden hierbei ähnlich wie bei dem Herstellungsverfahren der ersten Schicht ohne Anlegen einer Vorspannung an das Halbleitersubstrat 102 ausgebildet (5C). Ähnlich wie im Fall der ersten Schicht ist das Barrieremetall 120, das in dem zweiten Verbindungsgraben 125 mit einer relativ breiten Weite ausgebildet ist, im Prinzip durch einen TaN-Film konfiguriert. Andererseits ist das Barrieremetall 121, das in dem ersten Verbindungsgraben 129 ausgebildet ist, der eine relative Länge und Breite hat, im Prinzip durch einen Ta-Film konfiguriert.
  • Als Nächstes wird unter Verwendung der Elektroplattiertechnik, ähnlich wie bei dem Herstellungsverfahren der ersten Schicht verwendeten, ein Kupferfilm 147, ein zweiter Kupferfilm 146 und ein erster Kupferfilm 148 ausgebildet (6A). Als Nächstes wird der Kupferfilm 146 bei einer Temperatur von 150°C oder darüber getempert, um dadurch zu bewirken, dass das Korn wächst und um zu bewirken, dass an dessen oberer Oberfläche eine Oberflächenorientierung (200) erscheint. Als Nächstes werden die Teile des Kupferfilms, die außerhalb des zweiten Verbindungsgrabens 125 und des ersten Verbindungsgrabens 129 ausgebildet sind, durch CMP entfernt. Die zweite Kupfer-Verbindung 126, die eine relativ breitere Breite als die erste Kupfer-Verbindung 127 hat, und die erste Kupfer-Verbindung 127, die eine relativ engere Weite als die zweite Kupfer-Verbindung 126 hat, sind somit ausgebildet (6B). Die obere Oberfläche der zweiten Kupfer-Verbindung 126 hat hierbei riesiges Korn mit einer Korngröße von mehreren 10 μm. Die Breite der zweiten Kupfer-Verbindung beträgt 0,3 μm bis mehrere 10 μm. Die zweite Kupfer-Verbindung 126 hat daher nur wenige Grenzflächen in Richtung der Leiterbreite.
  • Als Nächstes wird auf dem Zwischenisolierfilm 124, der zweiten Kupfer-Verbindung 126 und der ersten Kupfer-Verbindung ein Ätzstoppfilm 128 ausgebildet (6C).
  • Die Vorgänge ergeben schließlich die Halbleitervorrichtung 100.
  • In den nächsten Absätzen werden Effekte der Halbleitervorrichtung 100 und des Verfahrens zur Herstellung derselben gemäß der vorliegenden Ausführungsform beschrieben.
  • Bei dieser Ausführungsform erscheint Kupferkorn, das mit mehreren 10 μm sehr groß ist, an der oberen Oberfläche der zweiten Kupfer-Verbindung 110 und der zweiten Kupfer-Verbindung 126, die beide eine relativ breitere Breite haben. Weil jede der Kupfer-Verbindungen 110 und 126 eine Leiterbreite von 0,3 μm bis mehrere 10 μm hat, erscheinen nur wenige Grenzflächen an der oberen Oberfläche der zweiten Kupfer-Verbindung 110 und der zweiten Kupfer-Verbindung 126. Dies hat zur Folge, dass die Grenzflächen, die möglicherweise als Migrationweg für die Lunker dienen, bis zu einem merklichen Grad verringert sind, und ermöglicht, die Kondensation und Kombination von Lunkern an der Grenzfläche zwischen dem Kontaktloch 113 und jeder der zweiten Kupfer-Verbindungen 110 und 126 zu unterdrücken und verhindert dadurch, dass sich große Lunker bilden. Dies ist bei der wirksamen Unterdrückung von SIV erfolgreich.
  • Im Allgemeinen wird SIV-Ausfall als ein Problem für die zweite Kupfer-Verbindung 110 und die zweite Kupfer-Verbindung 126, die eine relativ breite Breite haben, erkannt, während Elektromigration anstatt des SIV-Ausfalls eine Angelegenheit der Signifikanz für die erste Kupfer-Verbindung 111 und die erste Kupfer-Verbindung 127 ist, die eine relativ enge Breite haben. Diese Ausführungsform kann diese Probleme, welche in der engen Breite und der breiten Breite der Kupfer-Verbindungen beruhen, gleichzeitig lösen. Genauer gesagt, wird bei dieser Ausführungsform die Kupfer-Verbindung mit der (200)-Orientierung in dem breiten Verbindungsgraben und die Kupfer-Verbindung mit der (111)-Orientierung in dem engen Verbindungsgraben ausgebildet.
  • Dadurch wird es möglich, den SIV-Ausfall in den breiten Kupfer-Verbindungen (der zweiten Kupfer-Verbindung 110 und der zweiten Kupfer-Verbindung 126) und die Elektromigration in den engen Kupfer-Verbindungen (der ersten Kupfer-Verbindung 111 und der ersten Kupfer-Verbindung 127) zu unterdrücken.
  • Bei dieser Ausführungsform wird das Barrieremetall 106 (TaN-Film) auf dem Zwischenisolierfilm 108 und auf der Innenwand des zweiten Verbindungsgrabens 103 und das Barrieremetall 107 (Ta-Film) auf dem Zwischenisolierfilm 108 und auf der Innenwand des ersten Verbindungsgrabens 105 gemeinsam in einem einzigen Herstellungsvorgang ohne Anlegen einer Vorspannung an das Halbleitersubstrat ausgebildet, und zwar unter Verwendung einer Zerstäubungstechnik als Verfahren zur Filmausbildung, wobei Ta als ein Ziel in einer Stickstoffgasatmosphäre verwendet wird. Gemäß den Ergebnissen der vorliegenden Erfinder tritt Stickstoff weniger wahrscheinlich in die relativ engen Verbindungsgräben (erster Verbindungsgraben 105 und erster Verbindungsgraben 129) ein, so dass das Barrieremetall 107 und das Barrieremetall 121, die aus Ta bestehen, leichter darin ausgebildet werden. Auf dem Ta-Film ist wahrscheinlicher ein (111)-orientierter Kupferfilm gewachsen und daraus folgend hat der Kupferfilm eine Oberflächenorientierung von (111), die nach dem Tempern gewachsen ist. Dadurch wird es möglich, die Elektromigration in die erste Kupfer-Verbindung 101 und die erste Kupfer-Verbindung 127 zu unterdrücken. Dies ist deshalb der Fall, weil die Kupfer-Verbindung aus Kupfer besteht, das eine hohe Dichte und die (111)-Orientierung hat, einen hohen Elektromigrationwiderstand zeigt. Andererseits ist es gemäß den Ergebnissen der vorliegenden Erfinder wahrscheinlicher, dass Stickstoff in die relativ breiten Verbindungsgräben (zweiten Verbindungsgraben 103 und zweiten Verbindungsgraben 125) eintritt, so dass das Barrieremetall 106 und das Barrieremetall 120 im Prinzip aus TaN bestehend leichter darin ausgebildet werden. Auf dem TaN-Film ist wahrscheinlicher ein (200)-orientierter Kupferfilm gewachsen. Weil der TaN-Film eine nahezu amorphe Kristallstruktur hat, wird angenommen, dass der darauf ausgebildete Kupferfilm wahrscheinlicher eine amorphe Struktur hat. Nach dem Tempern wird auf dem TaN-Film ein Kupferfilm mit einer Oberflächenorientierung von (200) ausgebildet. Dadurch wird es möglich, den SIV-Ausfall in den breiten Kupfer-Verbindungen (zweite Kupfer-Verbindung 110 und zweite Kupfer-Verbindung 126) zu unterdrücken. Dies ist deshalb der Fall, weil das Kupferkorn eine Größe von mehreren 10 μm hat, während die Leiterbreite nur so groß wie 0,3 μm bis mehrere 10 μm ist, wodurch nur wenige Grenzflächen in Richtung der Leiterbreite erzeugt werden.
  • Diese Ausführungsform verwendet auch eine Mehrschritt-Elektroplattiertechnik. Zunächst werden die engen Verbindungsgräben (erster Verbindungsgraben 105 und erster Verbindungsgraben 129) vollständig durch den ersten Kupferfilm 144 und den ersten Kupferfilm 148 durch das Niedrigstromplattieren versenkt und der Kupferfilm 142 und der Kupferfilm 147 werden nur mit einer kleinen Dicke auf den Oberflächenteilen der breiten Verbindungsgräben (zweiter Verbindungsgraben 103 und zweiter Verbindungsgraben 125) ausgebildet. Nach dem Gegenätzen für eine kurze Zeitdauer sind die relativ breiten Verbindungsgräben vollständig mit dem zweiten Kupferfilm 143 und dem zweiten Kupferfilm 146 durch das Hochstromplattieren vollständig gefüllt. Die anfängliche Verwendung des Niedrigstromplattierens ermöglicht es, den (111)-orientierten Kupferfilm in den engen Verbindungsgräben auszubilden. Die Plattierung unter Verwendung eines hohen Stromes und daher mit einer hohen Filmausbildungsrate bewirkt, dass Verunreinigungen weniger wahrscheinlich inkorporiert werden. Die erwähnte Verunreinigung beziehen sich auf C (Kunststoff), S (Schwefel), O (Sauerstoff) usw., die in einem Gleichmacher, einem Träger usw. in einem Plattierbad enthalten sind. Diese Art der Filmausbildung macht es möglich, in den breiten Verbindungsgräben einen (200)-orientierten Kupferfilm auszubilden. Nachdem der zweite Kupferfilm 143 und der zweite Kupferfilm 146 ausgebildet sind, wird das Produkt getempert und weiterhin CMP unterzogen, um dadurch die Teile des Kupferfilms zu entfernen, die außerhalb der Verbindungsgräben ausgebildet sind. Die so hergestellte Halbleitervorrichtung unterdrückt erfolgreich Elektromigration in den engen Kupfer-Verbindungen (erste Kupfer-Verbindung 111 und erste Kupfer-Verbindung 127). Sie ermöglicht auch die Unterdrückung von SIV in den breiten Kupfer-Verbindungen (zweite Kupfer-Verbindung 110 und zweite Kupfer-Verbindung 126).
  • Die Ausführungsform der vorliegenden Erfindung, die vorstehend unter Bezugnahme auf die anhängenden Zeichnungen beschrieben worden ist, ist lediglich ein Beispiel der vorliegenden Erfindung, erlaubt die Anwendung von anderen verschiedenen Konfigurationen.
  • Beispielsweise kann die vorliegende Erfindung an einer Halbleitervorrichtung angewandt werden, die eine duale Damascene-Struktur hat, obwohl die vorstehend beschriebene Ausführungsform eine Halbleitervorrichtung 100 mit einer einzelnen Damascene-Struktur betrifft.
  • Es ist auch zulässig, bei der Ausführungsform den Schritt Zuführen von Strom in der Gegenrichtung zwischen dem Niedrigstromversorgungsschritt und dem Hochstrom versorgungsschritt wegzulassen, wenn die Kupfer-Verbindungen durch eine Elektroplattiertechnik über eine Anzahl von Schritten ausgebildet werden.
  • [Beispiel]
  • Beispiel 1
  • Unter Verwendung eines ähnlichen Verfahrens, wie dasjenige, das bei der Ausführungsform angewandt worden ist, wurden Ta-Filme in den relativ engen Verbindungsgräben ausgebildet und TaN-Filme in den relativ breiten Verbindungsgräben ausgebildet. Die Kupferfilme wurden in den engen Verbindungsgräben durch das Niedrigstromplattieren versenkt und die Kupferfilme wurden in den breiten Verbindungsgräben durch das Hochstromplattieren versenkt. Eine Mehrschicht-Kupfer-Verbindungsstruktur wurde so hergestellt, dass sie die zweiten Kupfer-Verbindungen mit einer Breite, die mit 10 μm relativ breit waren, als breite Verbindungsgräben hergestellt waren und erste Kupfer-Verbindungen mit einer Breite, die mit 0,2 μm relativ eng waren, als enge Verbindungsgräben hergestellt waren, enthielt. Es wurde herausgefunden, dass die meisten Teile der ersten Kupfer-Verbindungen eine (111)-Oberflächenorientierung und eine (511)-Oberflächenorientierung haben. Die Bestätigung durch eine EBSP-Technik offenbarte auch, dass die meisten Teile der zweiten Kupfer-Verbindungen eine (200)-Oberflächenorientierung haben.
  • 7 zeigt eine Struktur der zweiten Kupfer-Verbindungen, die in den Verbindungsgräben mit einer Breite von 10 μm durch FIBSEM ausgebildet worden waren. 9 zeigt einen Teil, der in der 7 durch den Pfeil angegeben ist, mittels einer EBSP-Technik. Wie in der 8 gezeigt, wurde herausgefunden, dass der größte Teil der zweiten Kupfer-Verbindung dieser Ausführungsform die (200)-Oberflächenorientierung zeigt.

Claims (6)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat, einem Isolierfilm, der auf dem Halbleitersubstrat ausgebildet ist, und einer Anzahl von Kupferverbindungen, die in der gleichen Höhe in dem Isolierfilm vorgesehen sind, und einem Barrierematerial, das zwischen den Kupferverbindungen und dem Isolierfilm vorgesehen ist, wobei die Kupferverbindungen aufweisen: eine erste Kupferverbindung mit einer relativ engen Breite und eine zweite Kupferverbindung mit einer relativ breiten Breite, wobei die erste Kupferverbindung eine obere Oberfläche hat, die im Prinzip aus einer (111)-Kupferoberfläche besteht, und die zweite Kupferverbindung eine obere Oberfläche aufweist, die im Prinzip aus einer (200)-Kupferoberfläche besteht, wobei das Barrierematerial zwischen der ersten Kupferverbindung und dem Isolierfilm aus Ta besteht und wobei das Barrierematerial zwischen der zweiten Kupferverbindung und dem Isolierfilm aus TaN besteht.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Kupfer-Verbindung eine Leitungsbreite von weniger als 0,3 μm hat und die zweite Kupfer-Verbindung eine Leitungsbreite von 0,3 μm oder größer hat.
  3. Halbleitervorrichtung nach Anspruch 2, weiterhin mit einem Kontaktloch, das so vorgesehen ist, dass es mit der oberen Oberfläche der zweiten Kupfer-Verbindung verbunden ist, das die folgende Gleichung erfüllt: 3r < Dwobei r den Durchmesser des Kontaktloches und D die Leitungsbreite der zweiten Kupfer-Verbindung repräsentiert.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die folgende Gleichung erfüllt ist: C/D < 0,5wobei C die Höhe der Kupfer-Verbindung und D die Leitungsbreite der zweiten Kupfer-Verbindung repräsentiert.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung mit: Erlangen eines Halbleitersubstrats und Ausbilden eines Isolierfilms auf demselben; selektives Entfernen des Isolierfilms, um einen ersten Verbindungsgraben mit einer relativ engen Breite und einen zweiten Verbindungsgraben mit einer relativ breiten Breite zu bilden; Ausbilden eines Ta-Films auf der Innenwand des ersten Verbindungsgrabens und Ausbilden eines TaN-Films auf der Innenwand des zweiten Verbindungsgrabens durch einen Zerstäubungsvorgang unter Verwendung eines Ta-Targets in einer Stickstoffatmosphäre ohne Anlegen einer Substratvorspannung; Ausbilden eines Kupferfilms durch einen Plattiervorgang, um den ersten Verbindungsgraben und den zweiten Verbindungsgraben auszufüllen; und Tempern des Kupferfilms und Entfernen von Teilen des Kupferfilms, die außerhalb der Verbindungsgräben ausgebildet sind, um dadurch eine erste Kupfer-Verbindung in dem ersten Verbindungsgraben und eine zweite Kupfer-Verbindung in dem zweiten Verbindungsgraben zu erzeugen.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung mit: Erlangen eines Halbleitersubstrats und Ausbilden eines Isolierfilms auf demselben; selektives Entfernen des Isolierfilms, um einen ersten Verbindungsgraben mit einer relativ engen Breite und einen zweiten Verbindungsgraben mit einer relativ breiten Breite zu schaffen; Ausbilden eines Ta-Films auf der Innenwand des ersten Verbindungsgrabens und Ausbilden eines TaN-Films auf der Innenwand des zweiten Verbindungsgrabens durch einen Sputterprozess unter Verwendung eines Ta-Targets; Ausbilden eines plattierten Films, um den ersten Verbindungsgraben und den zweiten Verbindungsgraben zu füllen durch einen Plattierschritt; und Tempern des plattierten Films und Entfernen von Teilen des plattierten Films, die außerhalb der Verbindungsgräben ausgebildet sind, um dadurch eine erste Kupfer-Verbindung in dem ersten Verbindungsgraben und eine zweite Kupfer-Verbindung in dem zweiten Verbindungsgraben zu bilden, wobei in dem Plattierschritt ein erster Kupferfilm in den ersten Verbindungsgraben mit einer relativ langsamen Filmausbildungsrate gefüllt wird und dann ein zweiter Kupferfilm in den zweiten Verbindungsgraben mit einer relativen schnellen Filmausbildungsrate gefüllt wird.
DE102005034182A 2004-08-05 2005-07-21 Halbleitervorrichtung und Herstellungsverfahren dafür Active DE102005034182B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-229779 2004-08-05
JP2004229779A JP4455214B2 (ja) 2004-08-05 2004-08-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102005034182A1 DE102005034182A1 (de) 2006-03-16
DE102005034182B4 true DE102005034182B4 (de) 2010-01-28

Family

ID=35756624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005034182A Active DE102005034182B4 (de) 2004-08-05 2005-07-21 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US7728432B2 (de)
JP (1) JP4455214B2 (de)
CN (1) CN100356546C (de)
DE (1) DE102005034182B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845554A3 (de) * 2006-04-10 2011-07-13 Imec Verfahren zur Erzeugung von supersekundärem Kornwachstum in schmalen Gräben
JP4783261B2 (ja) * 2006-10-30 2011-09-28 株式会社東芝 半導体装置の製造方法
WO2008084524A1 (ja) * 2007-01-09 2008-07-17 Fujitsu Microelectronics Limited 半導体装置の製造方法、および半導体装置の製造装置
JP2008198703A (ja) * 2007-02-09 2008-08-28 Nec Electronics Corp 半導体装置の製造方法
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP4441658B1 (ja) 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP5788785B2 (ja) * 2011-01-27 2015-10-07 東京エレクトロン株式会社 Ｃｕ配線の形成方法および成膜システム
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法
US11908738B2 (en) 2021-10-18 2024-02-20 International Business Machines Corporation Interconnect including integrally formed capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303490B1 (en) * 2000-02-09 2001-10-16 Macronix International Co., Ltd. Method for barrier layer in copper manufacture
US6391774B1 (en) * 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
EP1345270A2 (de) * 2002-03-13 2003-09-17 Nec Corporation Halbleiterbauelement und dessen Herstellungsverfahren
US20040014312A1 (en) * 2002-07-08 2004-01-22 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
US20040094511A1 (en) * 2002-11-20 2004-05-20 International Business Machines Corporation Method of forming planar Cu interconnects without chemical mechanical polishing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751566A3 (de) 1995-06-30 1997-02-26 Ibm Metalldünnschichtbarriere für elektrische Verbindungen
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US6670639B1 (en) * 1999-06-22 2003-12-30 Nec Corporation Copper interconnection
JP3741938B2 (ja) 1999-06-22 2006-02-01 日本電気株式会社 銅配線の形成方法
US6444567B1 (en) * 2000-01-05 2002-09-03 Advanced Micro Devices, Inc. Process for alloying damascene-type Cu interconnect lines
US6709970B1 (en) 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
WO2004030089A1 (en) * 2002-09-26 2004-04-08 Advanced Micro Devices, Inc. Method of forming a copper interconnect with concentrated alloy atoms at copper-passivation interface
US6924221B2 (en) * 2002-12-03 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated process flow to improve copper filling in a damascene structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391774B1 (en) * 1999-04-21 2002-05-21 Nec Corporation Fabrication process of semiconductor device
US6303490B1 (en) * 2000-02-09 2001-10-16 Macronix International Co., Ltd. Method for barrier layer in copper manufacture
EP1345270A2 (de) * 2002-03-13 2003-09-17 Nec Corporation Halbleiterbauelement und dessen Herstellungsverfahren
US20040014312A1 (en) * 2002-07-08 2004-01-22 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
US20040094511A1 (en) * 2002-11-20 2004-05-20 International Business Machines Corporation Method of forming planar Cu interconnects without chemical mechanical polishing

Also Published As

Publication number Publication date
CN100356546C (zh) 2007-12-19
DE102005034182A1 (de) 2006-03-16
US7728432B2 (en) 2010-06-01
JP2006049641A (ja) 2006-02-16
US20060027931A1 (en) 2006-02-09
JP4455214B2 (ja) 2010-04-21
CN1731575A (zh) 2006-02-08

Similar Documents

Publication Publication Date Title
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102015107271A1 (de) Ätzstoppschicht in integrierten Schaltungen
DE102012111574A1 (de) Ätzschaden- und esl-freie dual-damaszene metallkontaktstruktur
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE10318299A1 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE10041565B4 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102008063430A1 (de) Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/532 AFI20051027BHDE

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

Effective date: 20120828

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

Effective date: 20120828

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE