JP5428280B2 - 貫通電極基板及び貫通電極基板を用いた半導体装置 - Google Patents
貫通電極基板及び貫通電極基板を用いた半導体装置 Download PDFInfo
- Publication number
- JP5428280B2 JP5428280B2 JP2008267865A JP2008267865A JP5428280B2 JP 5428280 B2 JP5428280 B2 JP 5428280B2 JP 2008267865 A JP2008267865 A JP 2008267865A JP 2008267865 A JP2008267865 A JP 2008267865A JP 5428280 B2 JP5428280 B2 JP 5428280B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode substrate
- substrate
- conductive portion
- hole
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Electrodes Of Semiconductors (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
配向率(%)={101}面と前記導通部の断面の表面とがなす角が8°以内の測定点の和/測定点の全数・・・(A)
図1は本実施形態に係る本発明の貫通電極基板100の断面図である。本実施形態に係る本発明の貫通電極基板100は、コアとなる基板102の表裏を貫通する貫通孔104を備えている。貫通孔104の内部には導通部106が形成されている。基板102はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔104が形成されている。基板102の厚みは例えば10〜800μmであるが、これに限定されるものではない。なお、図1においては、説明の便宜上、貫通孔104を1つしか示していないが、基板102に複数の貫通孔104が形成され、それぞれの貫通孔104に導通部106が形成されるようにしてもよい。また、好ましくは、300〜800μm、又は20〜100μmの範囲の厚さの基板を用途に合わせて適宜選択すればよい。
ここで、図2及び図3を参照して本実施形態に係る本発明の貫通電極基板100の製造方法について説明する。
(1)基板102の準備及び貫通孔104の穿設(図2(A))
本実施形態においては、シリコンからなる基板102を準備する。基板102の厚みは特に限定されないが、300〜800μmである。基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、貫通孔104を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。なお、基板102に対して表裏貫通する貫通孔104をエッチングのみで形成してもよいし、基板102に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔104を形成してもよい。研磨により、基板102の厚みを300μm以下にしてもよい。
基板102の表面に絶縁膜108を形成する。本実施形態においては、絶縁膜108は酸化シリコン膜であり、熱酸化法あるいはCVD法により形成する。絶縁膜108には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。
基板102の少なくとも一方の面にシード層110を形成する。シード層110は基板102側にTi層、その上にCu層(以下、Cu/Ti層)、Cu層/TiN層又はCu/Cr層などにより構成される。本実施形態においては、シード層110にはCu/Cr層を用いる。シード層110の成膜方法は、PVD、スパッタ法などから適宜選択できる。シード層110に用いる金属材料は、導通部106の金属材料によって適宜選択することができる。シード層110は、電解メッキによって導通部106を形成するためのシード部及び給電部となる。
電解めっき法を用いてシード層110に給電し、貫通孔104内に金属材料を充填していく。本実施形態においては、貫通孔104に充填する金属材料として、銅(Cu)を用いる。本実施形態においては、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔104内に金属材料を充填する。図4に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層110に供給する方法である。また、図5に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層110に印加する方法である。図5に示すパルス電流の供給によるめっき方法は、PRC(Periodical Reversed Current)法と呼ばれ、シード層110にプラス電圧とマイナス電圧を周期的に印加することによって、シード層110に流れる電流を一定の周期でフォワード(めっきされる側、即ちシード層110側がマイナス電位となる状態(正電流が流れる状態))とリバース(めっきされる側、即ちシード層110側がプラス電位となる状態(負電流が流れる状態))とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間(デューティー比)を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間(デューティー比)を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層110に流れる電流は、正電圧が印加されているときには0.5以上1.5A以下の電流が流れ、負電圧が印加されているときには−6以上−2A以下の電流が流れるようにしてもよい。
シード層110及び導通部106の不要部をエッチングあるいはCMP(Chemical Mechanical Polishing:化学機械研磨)により除去することにより、導通部106を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
ここでは、本実施形態に係る本発明の貫通電極基板100の製造方法の別の例について説明する。上述の貫通電極基板100の製造方法1と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板100の製造方法2は、貫通孔の深さが比較的浅い場合(例えば、20μm〜100μm程度)の又は厚さが20〜100μm程度の薄い貫通電極基板を得たい場合によく用いられる。
基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、基板102を貫通しない有底孔112を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。
基板102の表面に絶縁膜108を形成する。
絶縁膜108が形成されている基板102面にシード層114を形成する。このシード層114は、図3(C)に示すように、孔112の内部にも形成する。シード層114は、上述のシード層110と同様、Cu層/Ti層などにより構成される。シード層114は、シード層110と同様、電解メッキによって導通部106を形成するためのシード部及び給電部となる。シード層114は、MOCVD法、スパッタ法又は蒸着法等によって形成される。
電解めっき法を用いてシード層114に給電し、孔112内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法2においても、貫通電極基板の製造方法1と同様、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔112内に金属材料を充填する。なお、パルス電流を供給する前に、図6に示すように、一定の直流電流をシード層110に供給してもよい。本実施形態においては、孔112に充填する金属材料として、銅(Cu)を用いた。貫通孔104に充填する金属材料としては、銅の他、金(Au)、ロジウム(Rh)、銀(Ag)、白金(Pt)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
シード層114及び導通部106の不要部をエッチングあるいはCMPにより除去する。また、孔112が形成されている側と反対側の基板102面をバックグラインドによって導通部106の表面が露出するまで研磨することにより、導通部106を形成する。研磨により、基板102の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
以下、本発明の貫通電極基板100の実施例について説明する。厚さ650μmの基板102を洗浄後、基板102の一方の面側にレジストを塗布し、露光、現像することにより、マスク(図示せず)を形成する。その後、そのマスクを介して基板102を厚み方向にDRIE法によりエッチングし、430μmの有底孔112を形成する(図2(A))。レジストからなるマスクを除去した後、バックグラインドにより400μmの厚さとなるまで基板102を研磨する。
ここで、図7及び図8を参照して、本実施形態に係る導通部106の金属材料の結晶粒径及び結晶配向状態の分析に用いる後方散乱電子線回折法(Electron backscatter diffraction Pattern:EBSD)について説明する。
(A)結晶方位の測定
本実施形態に係る導通部106の断面の結晶方位は、EBSD法によって測定する。図7はEBSD装置の構成を説明する図である。また、図8はEBSD装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部106の断面の結晶方位を測定するにあたっては、貫通部106の断面部に電子線212が照射されるように調節する。
格子面と膜表面がなす角が許容値以内(8°以下)の測定点の和/測定点の全数
・・・(1)
本実施形態に係る本発明の貫通電極基板100の導通部106を構成する金属材料の結晶粒径の測定は、EBSD法によって行う。各結晶粒径が異なった結晶構造の場合には、試料208に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す(マッピング測定)ことで、面状の試料208について結晶粒径の情報を得ることができる。結晶粒の面積(A)は結晶粒の数(N)に測定のステップサイズ(s)で決まる測定点の面積をかけて算出する。EBSD測定では測定点を六角形として表わすことで、結晶粒の面積(A)は以下の式(2)で表すことができる。
使用した分析装置
SEM 日本電子製 JSM−7000F
EBSD TSL社製 OIM ソフトウエアVer.4.6
観察条件
EBSD測定
加速電圧 25kV
試料傾斜角 70°
測定ステップ 0.3μm
(比較例1)
貫通孔に金属材料を充填する前までの工程については、実施例1と同様である。基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。
貫通孔に金属材料を充填する前までの工程については、2−2.貫通電極基板の製造方法2と同様である基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54A(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。
本実施形態2においては、実施形態1に係る本発明の貫通電極基板100上にLSIチップが積層された半導体装置の例及び実施形態1に係る本発明の貫通電極基板100を複数層積層した半導体装置の例について説明する。なお、実施形態1と同様の構成や製造方法については、ここでは改めて説明しない。
(実施形態3)
本実施形態3においては、上述の実施形態1及び2の貫通電極基板に搭載されるLSIチップとして、MEMSデバイスを用いる場合について説明する。本実施形態においては、MEMSデバイスは、物理量センサ302−1を例にとって説明する。
上記物理量センサ302−1により検出される加速度の変位信号を処理する各処理回路の構成例について図18を参照して説明する。
102:基板
104:貫通孔
106:導通部
108:絶縁膜
110:シード層
302:バンプ
304、306:LSI基板
306−1、306−2:チップ
308−1、308−2:電極パッド
Claims (6)
- 表裏を貫通する貫通孔を有する基板と、
前記貫通孔内に充填され、銅を含む導通部と、
を備え、
前記導通部の前記銅は、結晶粒径が29μm以上の結晶粒を含み、面積重み付けした平均結晶粒径が13μm以上であり、且つ、
前記導通部の前記銅の断面は、後方散乱電子回折法で検出される{101}面の以下の式(A)で示される配向率が21%以上であることを特徴とする貫通電極基板。
配向率(%)={101}面と前記導通部の断面の表面とがなす角が8°以内の測定点の和/測定点の全数・・・(A) - 前記基板はシリコンからなり、
前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されていることを特徴とする請求項1に記載の貫通電極基板。 - 前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは20〜100μmであることを特徴とする請求項1又は2に記載の貫通電極基板。
- 前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは300〜800μmであることを特徴とする請求項1又は2に記載の貫通電極基板。
- 請求項1乃至4の何れか一に記載の貫通電極基板を複数有し、前記複数の貫通電極基板が積層されていることを特徴とする半導体装置。
- 接続端子部を備えた半導体チップを少なくとも1つ含み、
前記接続端子部と請求項1乃至5のいずれか一項に記載の貫通電極基板の導通部とを接続して構成された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267865A JP5428280B2 (ja) | 2008-10-16 | 2008-10-16 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267865A JP5428280B2 (ja) | 2008-10-16 | 2008-10-16 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098140A JP2010098140A (ja) | 2010-04-30 |
JP5428280B2 true JP5428280B2 (ja) | 2014-02-26 |
Family
ID=42259617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267865A Active JP5428280B2 (ja) | 2008-10-16 | 2008-10-16 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5428280B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5246103B2 (ja) | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
JP2017199854A (ja) | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205092A (ja) * | 1996-01-25 | 1997-08-05 | Hitachi Ltd | 半導体製造方法、および、その装置 |
JP3033574B1 (ja) * | 1999-02-15 | 2000-04-17 | 日本電気株式会社 | 研磨方法 |
JP3351383B2 (ja) * | 1999-04-21 | 2002-11-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4780857B2 (ja) * | 2001-05-31 | 2011-09-28 | 京セラ株式会社 | 配線基板の製造方法 |
JP4000796B2 (ja) * | 2001-08-08 | 2007-10-31 | 株式会社豊田自動織機 | ビアホールの銅メッキ方法 |
JP4148895B2 (ja) * | 2001-10-16 | 2008-09-10 | 新光電気工業株式会社 | ホールの銅めっき方法 |
JP4063619B2 (ja) * | 2002-03-13 | 2008-03-19 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2004179297A (ja) * | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置 |
JP4455214B2 (ja) * | 2004-08-05 | 2010-04-21 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4564342B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
WO2006070652A1 (ja) * | 2004-12-27 | 2006-07-06 | Nec Corporation | 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器 |
-
2008
- 2008-10-16 JP JP2008267865A patent/JP5428280B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010098140A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5246103B2 (ja) | 貫通電極基板の製造方法 | |
JP5664641B2 (ja) | 貫通電極基板の製造方法 | |
KR101928320B1 (ko) | 저-응력 비아 | |
WO2018092480A1 (ja) | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 | |
TW201351596A (zh) | 可摺疊基板 | |
US8459112B2 (en) | Systems and methods for three dimensional sensors | |
DE102016115992A1 (de) | Halbleiterstruktur und Verfahren zu deren Herstellung | |
JP5428280B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
US20230335465A1 (en) | Through electrode substrate and semiconductor device | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP6372247B2 (ja) | 貫通電極基板の製造方法および粘着シート | |
JP6809511B2 (ja) | 貫通電極基板および半導体装置 | |
CN211265463U (zh) | 一种半导体装置 | |
JP2017041558A (ja) | 貫通電極基板及びその製造方法 | |
JP6216522B2 (ja) | インターポーザー基板の製造方法。 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP2021052193A (ja) | 貫通電極基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5428280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |