JP3447896B2 - Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法 - Google Patents
Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法Info
- Publication number
- JP3447896B2 JP3447896B2 JP19311596A JP19311596A JP3447896B2 JP 3447896 B2 JP3447896 B2 JP 3447896B2 JP 19311596 A JP19311596 A JP 19311596A JP 19311596 A JP19311596 A JP 19311596A JP 3447896 B2 JP3447896 B2 JP 3447896B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- sog
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
造工程中で用いられるSOG塗布膜の形成方法およびこ
れを用いた配線構造の形成方法に関する。
素子の配線等の構成要素を、絶縁膜を介して階層的に形
成する技術が進んでいる。金属配線を断線せずに積層す
るためには、上下の配線間に形成する絶縁膜の表面の平
坦化を図る必要がある。
(Spin On Glass 、すなわち熱処理によって珪素化し、
SiO2 となる塗布液材料)平坦化技術と呼ばれるもの
がある。これは、配線が形成された下地上に、スピンコ
ート法によりSOG塗布膜を形成し、その後熱処理を施
すことによりSOGを珪素化してSiO2 膜とし、下地
と配線との段差(凹凸)を埋め、平坦化する技術であ
る。
平坦化技術には、次のような問題点があった。半導体素
子は、共通の下地上に、パッド(以下、大面積パタン部
ともいう。)と、パッドよりも幅狭の配線(以下、幅狭
パタン部ともいう。)とが混在して一つの配線部(配線
層)を形成しているのが普通である。パッドの大きさ
は、例えば100μm×100μm程度であるのに対
し、配線は、数μm〜数十μm程度の幅のものが普通で
ある。このように、一つの配線部(配線層)において、
パタン幅(または面積)に大きな差がある場合、この配
線部に対してSOG塗布膜を形成すると、次のような特
徴が見られる。幅狭パタン部(配線)には、それらのパ
タンどうしの間隙を埋めるようにSOG塗布膜が形成さ
れ、パタンの上側には非常に薄くSOG塗布膜が形成さ
れる。一方、大面積パタン部には、そのパタンの中央に
いくにつれSOG塗布膜が堆く形成される。その後の工
程で、SOG塗布膜を熱処理により珪素化してSiO2
膜とした後、上部配線とのコンタクトを取るために、配
線の上側のSiO2 膜にホトリソグラフィ技術およびエ
ッチング技術を用いてコンタクトホール(ビアホールと
もいう。)が形成される。そして、このとき同時にパッ
ドの上側部分を含む、SiO2 膜の不要部分の除去も行
われる。しかし、すでに述べてあるように、パッドの上
側には堆くSiO2 膜が形成されてあるため、コンタク
トホール形成に合わせてエッチング時間の設定をする
と、パッド上のSiO2 膜は完全に除去されず、中央部
分に残存してしまう(以下、これを膜残りという。)。
膜残りが起こると、上下の配線間でコンタクト不良とな
るおそれがある。すなわち、パッドの中央部分に膜が残
存したままで上部配線を形成すると、パッドの周縁部分
のみでコンタクトを取っているような状態となるため、
上下の配線層の密着性が不安定となり、後々剥がれ等が
生じる原因となるおそれがあるからである。しかし一
方、パッド上のSiO2 膜が完全除去されるようにエッ
チング時間の設定をすると、幅狭パタン部のコンタクト
ホール部分において過剰エッチングとなり、ホール形状
の悪化等の新たな問題が生じる。
パッド全体において均等に、上部配線層とのコンタクト
を取ることができるような、SOG塗布膜の形成方法の
出現が望まれていた。また、この方法を用いた配線構造
の形成方法の出現が望まれていた。
OG塗布膜の形成方法によれば、共通の下地上に、凹部
を設けてあるパッドと、このパッドよりも幅狭の配線と
から成る第1配線部を形成する工程と、第1配線部を含
む下地上にスピンコート法でSOGを塗布する工程とを
含み、第1配線部を形成する工程の前に、下地におけ
る、パッドの、凹部の形成予定領域に、等方性エッチン
グを施すことにより、当該凹部よりも一回り大きい、予
備凹部を形成しておくことを特徴とする。このように、
パッドに凹部を設けたため、パッドは見かけ上、凹部を
隔てた微細パタンの集まりとなる。すなわち、従来のよ
うに、配線に対してパッドの幅(面積)が極端に広過ぎ
ることがない。このため、パッド上にSOGが堆く形成
されることがない。また、別の見方をすれば、従来なら
ばパッド上に堆く形成されていた過剰なSOGが、パッ
ドの凹部に入り込むため、平坦なSOG塗布膜が得られ
るということもできる。
法によれば、上述の凹部は、下地をあらかじめ加工して
おき、この加工した下地上に、Al等の金属材料でパッ
ドを形成して、設ける。このことには次のような意味が
ある。等方性エッチングで形成された予備凹部の形状
は、なだらかな(テーパ状の)凹みとなる。このため、
この上側に設けるパッドの材料であるAl膜のステップ
カバレッジ(段差被覆性)が良好となる。
以下のようにして行うことを特徴とする。
穴を設けてあるパッドと、このパッドよりも幅狭の配線
とから成る第1配線部を形成する。
ト法でSOGを塗布し、SOG塗布膜を形成する。
とにより、当該SOG塗布膜を珪素化してSiO2 膜と
する。
ことにより、幅狭の配線の上側のSiO2 膜にコンタク
トホールを形成すると同時に、少なくともパッドの上側
表面を露出する。
2配線部を形成し、第1配線部との導通を取る。さら
に、この発明の配線構造の形成方法によれば、第1配線
部を形成する工程の前に、下地における、パッドの、前
記凹部の形成予定領域に、等方性エッチングを施すこと
により、当該凹部よりも一回り大きい、予備凹部を形成
しておく。
成方法を用いて配線構造の形成を行うことにより、パッ
ド上にSOG塗布膜が堆く形成されることがない。この
ため、パッド部分における第1配線部と第2配線部との
接続は、従来のようにパッドの周縁部分のみにおいて取
られるのではなく、パッド全体で均等に取ることができ
る。
明の実施の形態について説明する。以下の説明中で挙げ
る使用材料、膜厚、処理温度、成膜圧力などの条件は、
発明の範囲内の好適例にすぎない。従って、これら条件
にのみ限定されるものではない。また、各図は、発明が
理解できる程度に各構成成分の大きさ、形状および位置
関係を概略的に示してあるにすぎない。
的な断面図であり、SOG塗布膜の形成方法を含む、配
線構造の形成方法を段階的に示している。また、断面を
示すハッチングは、一部分を除いて省略してある。
部または貫通した穴を設けてあるパッドと、このパッド
よりも幅狭の配線とから成る第1配線部を形成する工程
と、第1配線部を含む下地上にスピンコート法でSOG
を塗布する工程とを含んでいる。ここでは、参考例とし
ての配線構造の形成方法に含まれる形で形成する。
に、凹部または貫通した穴を設けてあるパッドと該パッ
ドよりも幅狭の配線とから成る第1配線部を形成する。
ルミニウム)からなる金属層13を例えばスパッタリン
グ法で形成する(図1の(A))。ここでいう下地は、
配線の下側に用いられ得るものの総称を指す。すなわ
ち、層間絶縁膜、基板(半導体ウエハ)等である。
ィ技術およびエッチング技術を施すことにより、数μm
〜数十μm幅の配線15aと、100μm角のパッド1
5bとからなる、第1配線部15を形成する(図1の
(B))。このとき同時に、パッド15bには、行列マ
トリクス状に配列された、複数の貫通した穴(以下、貫
通穴と称する)17が形成される(図3参照)。ここで
は貫通穴を形成したが、有底穴(凹部)を形成しても良
い。なお、貫通穴および凹部の両者を、以下、溝とも称
する。
形状について詳細に説明する。図3は、凹部または貫通
した穴のパターン(平面形状)の一例を示す概略的な平
面図であり、パッド15bの一部分を切り欠いて示して
ある。ここでは、半導体ウエハのオリエンテーションフ
ラットを下側にして見た時に、縦溝と横溝とからなる逆
L字状(以下、単にL字ともいう。)を示すパターンを
採用し、これを行列マトリクス状に配列した例を示して
いる。図中、L字パターンにハッチングを施して強調し
て示してある。また、図中に示す、X−X線の延長線で
切って矢印の方向に見た部分が、図1および図2での断
面図である。
ーン間隔は、縦方向(図中aの方向)の間隔すなわち横
溝間の距離、および横方向(図中bの方向)の間隔すな
わち縦溝間の距離において、最大でも20μmまでとし
た。よって、L字が形成している貫通穴17に囲まれた
部分(図中、破線に囲まれてハッチングで強調して示し
てある部分A)の面積は、20μm×20μm以内とな
っている。これは、実験により、次のようなSOG塗布
特性が確かめられたからである。何も設けられていない
Si基板(ウエハ)上に直接SOGを塗布したとき、S
OG塗布膜厚が0.5μm程度となるように設定する
(このときの膜厚をモニタ膜厚という。)。そして、こ
のときと同じ条件で、第1配線部15にSOG塗布膜を
形成した。その結果、パッド15bの端からの距離が遠
くなるほど、すなわちパッド15bの中央部分に近づく
ほど、SOG塗布膜の膜厚は増加していき、パッド15
bの端部から30μm付近で、モニタ膜厚とほぼ等しい
値を示した。しかし、パッドの大きさを小さくして同様
の条件でSOG塗布膜を形成し、結果を調べてみると、
パッドの幅が狭ければ狭いほど、中央部分での膜厚が、
モニタ膜厚と比較して薄くなっていくことがわかった。
ここで、100μm角のパッド15b上にL字パターン
の貫通穴17を、縦方向aおよび横方向bの間隔が20
μm以内となるように形成すると、幅狭パタン部(配線
15a)と同様、SOGは貫通穴17を埋めるように形
成され、パッド15b上にはごく薄く形成されるのみと
なる。これは、実際には100μm角の大きさのパッド
に、貫通穴17が形成されているため、実質的に20μ
m角のパッドが複数集まったように働くためであると思
われる。
示すようなL字状としたのは、スピンコート法により塗
布膜を形成するために、角度によりSOGがたまりやす
い部分とたまりにくい部分との差が生じるからである。
ここでは、スピンコート時にウエハを回転させるため、
SOG(塗布液)は、ウエハ上において、放射状の方向
性を持つ。そのため、一定方向のパターン形状では、同
じパターンの穴の中(凹部または貫通した穴)でも、場
所によってSOGのたまり量に差が生じやすくなる。こ
のため、回転方向に対するSOGたまり量の差をなくす
ために、L字状(縦横混合形状、すなわち異なる向きの
パターンを合わせ持った形状)のパターンを採用した。
なお、このL字の方向性は問わない(どのような向きに
L字が形成されていても良い。)。ここで、製造工程の
説明に戻る。
スピンコート法でSOGを塗布し、SOG塗布膜を形成
する。ここでは、まず、SOGを塗布する前に、第1配
線部15を含む下地11上に、TEOS(テトラエチル
オルソシリケイト)およびO2 ガスを用いて、成膜圧力
9.0〜10.0Torrで、プラズマCVD(Chemic
al Vapor Deposition )法により、シリコン酸化膜(S
iO2 膜)を形成する。ここで形成されたSiO2 膜
を、他の方法で形成されたSiO2 膜と区別するため
に、以下、プラズマTEOS膜(第1プラズマTEOS
膜19)と称する。この第1プラズマTEOS膜19
は、層間絶縁膜としての働きのほかに、次の工程で形成
するSOG膜21a中の残留水分が第1配線部15へ透
過するのを抑える働きをする。
より、第1プラズマTEOS膜19上の全面に、SOG
塗布膜21を形成する(図1の(C))。このとき、従
来ならばパッド上に堆く形成されていた過剰なSOG
が、パッド15bの場合はL字状のパターンの貫通穴1
7のそれぞれに入り込む。このため、配線15a部分と
パッド15bとの膜厚差はほとんど見られず、平坦なS
OG塗布膜21が形成される。
施すことにより、このSOG塗布膜21を珪素化してS
iO2 膜とする。ここでは、温度400℃以下、ドライ
N2雰囲気中でベーク処理を行い、SiO2 膜を得た。
ここで得たSiO2 膜を、他の方法で形成されたSiO
2 膜と区別するために、ここでは特にSOG膜21aと
称する(図1の(D))。ドライN2 雰囲気中でのベー
クは、SOG塗布膜21(SOG膜21a)が水分を吸
湿するのを抑制して、膜質の劣化を防ぐためである。
TEOS膜19と同様の条件で、第2プラズマTEOS
膜23を形成する(図2の(A))。このプラズマTE
OS膜23は、層間絶縁膜としての働きのほかに、SO
G膜21a中の残留水分が、後工程で形成する第2配線
部27へ透過するのを抑える働きをする。
してエッチングを施すことにより、幅狭の配線15aの
上側のSOG膜(SiO2 膜)21aにコンタクトホー
ル25を形成すると同時に、少なくともパッド15bの
上側表面を露出する。ここでは、ホトリソグラフィ技
術、およびドライエッチング技術を用いて、配線15a
の上側とパッド15bの上側との、第1プラズマTEO
S膜19、SOG膜21a、および第2プラズマTEO
S膜23の不要部分を除去し、コンタクトホール25を
形成し、同時にパッド15bの表面を露出させた(図2
の(B))。ドライエッチングに用いるガスは、例え
ば、HBr(臭化水素)、BCl3 (三塩化ホウ素)、
その他塩素系のガス等が好適である。エッチング時間
は、貫通穴17に残るSOG膜21aおよび、上下のプ
ラズマTEOS膜19および23の量と、コンタクトホ
ール25の形状とを考慮し、好適なものに設定する。こ
こでは、貫通穴17の底部分に、SOG膜21aおよ
び、第1プラズマTEOS膜19が残存している。
配線部27を形成し、第1配線部15との導通を取る。
ここでは、Alをスパッタリング法により第2配線部2
7として形成し、第1配線部15とのコンタクトを取っ
た(図2の(C))。このとき、パッド15b上には膜
残りが起こっていないため、第1および第2配線部15
および27間では良好にコンタクトが取れる。特に、パ
ッド15b部分においては、従来のように周縁部分のみ
でコンタクトを取るのではなく、パッド全体において複
数か所で均等にコンタクトを取ることができる。このた
め、膜残りに起因する剥がれ等が後に生じるおそれも少
なく、デバイスの接続信頼性が向上する。
形例を示す。パッドを直接加工して凹部または貫通した
穴を形成する場合における、この凹部または貫通穴の、
その他のパターン例を示す平面図であり、パッドの一部
分を切り欠いて示してある。また、パターンにハッチン
グを施し強調して示してある。図4の(A)は、凹部ま
たは貫通した穴170の平面形状が矩形状となってお
り、パッドに行列マトリクス状に配列して形成されてい
る。また、図4(B)の凹部または貫通した穴170
は、行列マトリクス状に配列して形成された十字形状1
70aと、この十字形状170aを四方に取り囲まれる
ような位置に形成された微細な四角形状170bとを組
み合わせて形成してある。これは、十字形状170aに
取り囲まれたパッド部分上に、SOG膜が厚く形成され
るのを抑えるためである。どちらの形状も、半導体ウエ
ハのオリエンテーションフラットに対して垂直な方向
(図中aの方向)と、平行な方向(図中bの方向)と
で、SOGたまり量の差が生じないような形状としてあ
る。
例では、凹部または貫通した穴17を、パッド15bに
対して異方性エッチング(ここではドライエッチング)
を施すことにより形成したが、この実施の形態では、下
地をあらかじめ加工しておき、この加工した下地上にパ
ッドを形成することにより、凹部を形成する。
造工程を示す概略的な断面図であり、参考例と同様に、
SOG塗布膜の形成方法を含む、配線構造の形成方法を
段階的に示している。また、断面を示すハッチングは、
一部分を除いて省略してある。
る。まず、下地31として、下側BPSG(ボロン・リ
ン・ドープシリコングラス)膜31aをCVD法により
形成する。下側BPSG膜31aは、半導体ウエハ上ま
たは下層配線上に形成されるものであるが、これらは図
示せず、省略する。BPSGは平坦性に優れており、、
層間絶縁膜として良く用いられる材料である。
10〜20nm程度の膜厚のSiN膜(シリコン窒化
膜)を形成した後、このSiN膜を、後工程で設けるパ
ッド37bの形成予定領域のみを残し、他の不要な部分
を、ドライエッチングまたはウエットエッチングにより
除去する。残存したSiN膜部分を、SiN膜31bと
する。その後、SiN膜31bを含む下側BPSG膜3
1a上の全面に、上側BPSG膜31cを、0.4μm
程度の膜厚でCVD法により形成する。この膜厚は、後
に形成される予備凹部35の、所望の深さとする。これ
ら下側BPSG膜31a、SiN膜31b、および上側
BPSG膜31cを合わせて、下地31とする(図5の
(A))。
るパッド37bの、凹部(または貫通した穴)形成予定
領域に、等方性エッチングを施すことにより、凹部より
も一回り大きい予備凹部35を形成しておく。
ターン(平面形状)について詳細に説明する。図8は、
予備凹部35が形成された下地31の一部を示す概略的
な平面図である。予備凹部35は、等方性エッチング
(ウエットエッチング)で形成されるため、その平面形
状はほぼ円形であり、しかも、底部35aよりも、開口
部(上部)35bのほうが広い、テーパ状になっている
(以下、この形状を、なだらかな凹みと表現する場合も
ある。)。平面形状がほぼ円形であるため、この場合
も、すでに述べたSOGたまり量の差が生じない形状で
あるといえる。図中、Y−Y線の延長線で切って矢印の
方向に見た部分が、図5〜図7での断面図である。ここ
では、この開口部35bの径Rの仕上がり寸法(ウエッ
トエッチング後に得られる寸法)が、14μm程度とな
るような予備凹部35を、行列マトリクス状に複数形成
しておく。また、パターン間隔は、後に凹部39が形成
されたとき、その凹部のパターン間隔が20μm以内と
なるように、パッド(第1配線部)の膜厚も考慮して好
適なものに設定する。
ストを設け、ホトリソグラフィ技術を用いることによ
り、このレジストの凹部形成予定領域上を除去して、予
備凹部35形成のためのパターンニングを行う(図5の
(B))。図中、33は、パターンニングされたレジス
ト膜(以下、単にレジスト膜)を示す。
トエッチングを行う。例えばふっ酸をエッチャントとし
て用いることにより、上側BPSG膜31cの不要部分
を、SiN膜31bの上側表面が露出するまで除去し、
行列マトリクス状に配列した複数の予備凹部35を形成
する(図5の(C)および図7)。このように、SiN
膜31bは、BPSG膜に対してウエットエッチングレ
ートが非常に少ないことを利用し、エッチングストッパ
ーとして用いたものである。
金属層を例えばスパッタリング法で形成し、この金属層
に対してホトリソグラフィ技術およびエッチング技術を
施すことにより、数μm〜数十μm幅の配線37aと、
100μm角のパッド37bとからなる、第1配線部3
7を形成する(図6の(A))。パッド37bは予備凹
部35を覆うように設けられているため、なだらかな凹
み(テーパ状)を有する凹部39が形成されている。予
備凹部35をウエットエッチングでなだらかな凹み(テ
ーパ状)に形成しておいたので、この予備凹部35を覆
うパッド37bのステップカバレッジ(段差被覆性)
は、非常に良好なものとなる。
に、TEOSおよびO2 ガスを用いて、成膜圧力9.0
〜10.0Torrで、プラズマCVD法により、第1
プラズマTEOS膜41を形成する。
より、SOG塗布膜43を形成する(図6の(B))。
このとき、従来ならばパッド上に堆く形成されていた過
剰なSOGが、パッド37bの場合は凹部39のそれぞ
れに入り込む。このため、配線37a部分とパッド37
bとの膜厚差はほとんど見られず、平坦なSOG塗布膜
21が形成される。
施すことにより、このSOG塗布膜43を珪素化してS
iO2 膜とする。ここでは、温度400℃以下、ドライ
N2雰囲気中でベーク処理を行い、SiO2 膜を得た。
ここで得たSiO2 膜を、同様にSiO2 膜であるプラ
ズマTEOS膜と区別するために、特にSOG膜43a
と称する(図6の(C))。
TEOS膜41と同様の条件で、第2プラズマTEOS
膜45を形成する(図7の(A))。
イエッチング技術を用いて、配線37aの上側とパッド
37bの上側との、第1プラズマTEOS41、SOG
膜43a、および第2プラズマTEOS45の不要部分
を除去し、コンタクトホール47を形成し、同時にパッ
ド37bの表面を露出させた(図7の(B))。ドライ
エッチングに用いるガスは、例えば、HBr(臭化水
素)、BCl3 (三塩化ホウ素)、その他塩素系のガス
等が好適である。エッチング時間は、凹部39に残るS
OG膜43aおよび、上下のプラズマTEOS41およ
び45の量と、コンタクトホール47の形状とを考慮
し、好適なものに設定する。ここでは、凹部39の底部
分に、SOG膜43aおよび、第1プラズマTEOS膜
41が残存している。
配線部49を形成し、第1配線部37との導通を取る。
ここでは、Alを第2配線部49としてスパッタリング
法により形成し、第1配線部37とのコンタクトを取っ
た(図7の(C))。このとき、パッド37b上には膜
残りが起こっていないため、第1および第2配線部37
および49間では良好にコンタクトが取れる。特に、パ
ッド37b部分においては、従来のように周縁部分のみ
でコンタクトを取るのではなく、パッド全体において複
数か所で均等にコンタクトを取ることができる。このた
め、膜残りに起因する剥がれ等が後に生じるおそれも少
なく、デバイスの接続信頼性が向上する。
ではないことは明らかである。例えば、例示の形態で
は、パッドの大きさをいずれも100μm角として、凹
部または貫通穴のパターンの大きさや間隔を設定した。
しかし、配線部分とパッド部分とでSOG塗布膜の膜厚
差が生じないならばこの限りではなく、また、ここで用
いたものと異なる大きさのパッドであれば、パターンの
大きさや間隔もそのパッドに好適なものとすることがで
きる。
の発明のSOG塗布膜の形成方法によれば、共通の下地
上に、凹部または貫通した穴を設けてあるパッドとこの
パッドよりも幅狭の配線とから成る第1配線部を形成す
る工程と、第1配線部を含む下地上にスピンコート法で
SOGを塗布する工程とを含むことを特徴とする。この
ように、パッドに凹部または貫通した穴を設けたため、
パッドを見かけ上、凹部または貫通した穴を隔てた微細
パタンの集まりとすることができる。すなわち、従来の
ように、配線に対してパッドの幅が明らかに広過ぎるこ
とがなくなる。このため、パッド上にSOGが堆く形成
されることがない。また、別の見方をすれば、従来なら
ばパッド上に堆く形成されていた過剰なSOGが、パッ
ドの凹部または貫通した穴に入り込むため、平坦なSO
G塗布膜が得られるということもできる。したがって、
その後のエッチング工程において、コンタクトホール部
分を過剰エッチングすることなしにパッド上のSOG膜
(SiO2 膜)を完全に除去することができ、上部配線
との良好なコンタクトを図ることができる。
れば、この発明のSOG塗布膜の形成方法を用いて配線
構造の形成を行うため、パッド上にSOG塗布膜が堆く
形成されることがない。このため、パッド部分における
第1配線部と第2配線部との接続は、従来のようにパッ
ドの周縁部分のみにおいて取られるのではなく、パッド
全体で均等に取ることができる。したがって、後に剥が
れなどが生じるおそれも少なくなり、接続信頼性の高い
配線構造を得ることができる。
に示す、概略的な断面図である。
工程を段階的に示す、概略的な断面図である。
ーン(平面形状)の例を示す概略的な図である。
す、概略的な平面図である。
造工程を段階的に示す、概略的な平面図である。
施の形態の製造工程を段階的に示す、概略的な平面図で
ある。
施の形態の製造工程を段階的に示す、概略的な平面図で
ある。
る。
Claims (2)
- 【請求項1】 共通の下地上に、凹部を設けてあるパッ
ドと該パッドよりも幅狭の配線とから成る第1配線部を
形成する工程と、 前記第1配線部を含む前記下地上にスピンコート法でS
OGを塗布する工程とを含み、 前記第1配線部を形成する工程の前に、前記下地におけ
る、前記パッドの、前記凹部の形成予定領域に、等方性
エッチングを施すことにより、前記凹部よりも一回り大
きい、予備凹部を形成しておくことを特徴とするSOG
塗布膜の形成方法。 - 【請求項2】 a)共通の下地上に、凹部を設けてある
パッドと該パッドよりも幅狭の配線とから成る第1配線
部を形成する工程と、 b)前記第1配線部を含む前記下地上にスピンコート法
でSOGを塗布し、SOG塗布膜を形成する工程と、 c)前記SOG塗布膜に対して熱処理を施すことによ
り、当該SOG塗布膜を珪素化してSiO2 膜とする工
程と、 d)前記SiO2 膜に対してエッチングを施すことによ
り、前記幅狭の配線の上側の前記SiO2 膜にコンタク
トホールを形成すると同時に、少なくとも前記パッドの
上側表面を露出する工程と、 e)前記d)工程の終了した構造体上に第2配線部を形
成し、前記第1配線部との導通を取る工程とを含み、 前記第1配線部を形成する工程の前に、前記下地におけ
る、前記パッドの、前記凹部の形成予定領域に、等方性
エッチングを施すことにより、前記凹部よりも一回り大
きい、予備凹部を形成しておくことを特徴とする配線構
造の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19311596A JP3447896B2 (ja) | 1996-07-23 | 1996-07-23 | Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19311596A JP3447896B2 (ja) | 1996-07-23 | 1996-07-23 | Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1041292A JPH1041292A (ja) | 1998-02-13 |
JP3447896B2 true JP3447896B2 (ja) | 2003-09-16 |
Family
ID=16302512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19311596A Expired - Fee Related JP3447896B2 (ja) | 1996-07-23 | 1996-07-23 | Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3447896B2 (ja) |
-
1996
- 1996-07-23 JP JP19311596A patent/JP3447896B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1041292A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5703408A (en) | Bonding pad structure and method thereof | |
US6410984B1 (en) | Conductive structure in an integrated circuit | |
US5266525A (en) | Microelectronic interlayer dielectric structure and methods of manufacturing same | |
JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
JP3123092B2 (ja) | 半導体装置の製造方法 | |
JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
US6246120B1 (en) | Sidewalls for guiding the via etch | |
US20090286396A1 (en) | Method for manufacturing a semiconductor device having a stepped through-hole | |
US5946593A (en) | Semiconductor device manufacturing method | |
JP3447896B2 (ja) | Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
US5420077A (en) | Method for forming a wiring layer | |
JP2737979B2 (ja) | 半導体装置 | |
US5714038A (en) | Method for forming contact hole of semiconductor device | |
JP3897071B2 (ja) | 半導体装置の製造方法 | |
JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
JPH10214795A (ja) | 半導体装置及びその製造方法 | |
JP2728073B2 (ja) | 半導体装置の製造方法 | |
JP3099813B2 (ja) | 半導体装置の製造方法 | |
JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
US6207545B1 (en) | Method for forming a T-shaped plug having increased contact area | |
JP3267281B2 (ja) | 半導体装置の製造方法 | |
JP3413697B2 (ja) | 配線形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |