JPH09246375A - 配線形成方法および半導体装置の製造方法 - Google Patents
配線形成方法および半導体装置の製造方法Info
- Publication number
- JPH09246375A JPH09246375A JP4967296A JP4967296A JPH09246375A JP H09246375 A JPH09246375 A JP H09246375A JP 4967296 A JP4967296 A JP 4967296A JP 4967296 A JP4967296 A JP 4967296A JP H09246375 A JPH09246375 A JP H09246375A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- etching
- layer wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 配線用溝とスルーホールを１回のエッチング
で形成するとともに、１回の金属堆積と化学的機械研磨
で配線とスルーホール部を形成して工程を短縮し、コス
トの低減を図る。 【解決手段】 Ｆラジカルでドライエッチング可能な絶
縁膜（ＳｉＮ、ＳｉＯ2）６，９間に、一部が開口して
開口部１０を有するＦラジカルでドライエッチング不可
能なストッパ絶縁膜（ＡｌＮ、Ａｌ2 Ｏ3 ）７を配置し
た後、Ｆラジカルでドライエッチング加工する際に、上
層の絶縁膜９をエッチングしてストッパ絶縁膜７に至る
配線用溝１１と、上層の絶縁膜から開口部を通って下層
の絶縁膜を貫通するスルーホール１３を同時に形成し、
その後、ＣｕをＣＶＤ法などにより埋込むとともに化学
的機械研磨によって上層から研磨して、配線用溝１１内
およびスルーホール１３内にのみ金属を残すことで、上
層配線１２とスルーホール部１４を同時に形成する。
で形成するとともに、１回の金属堆積と化学的機械研磨
で配線とスルーホール部を形成して工程を短縮し、コス
トの低減を図る。 【解決手段】 Ｆラジカルでドライエッチング可能な絶
縁膜（ＳｉＮ、ＳｉＯ2）６，９間に、一部が開口して
開口部１０を有するＦラジカルでドライエッチング不可
能なストッパ絶縁膜（ＡｌＮ、Ａｌ2 Ｏ3 ）７を配置し
た後、Ｆラジカルでドライエッチング加工する際に、上
層の絶縁膜９をエッチングしてストッパ絶縁膜７に至る
配線用溝１１と、上層の絶縁膜から開口部を通って下層
の絶縁膜を貫通するスルーホール１３を同時に形成し、
その後、ＣｕをＣＶＤ法などにより埋込むとともに化学
的機械研磨によって上層から研磨して、配線用溝１１内
およびスルーホール１３内にのみ金属を残すことで、上
層配線１２とスルーホール部１４を同時に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は配線形成方法および
半導体装置の製造方法に関し、特に、微細配線加工が必
要な半導体集積回路装置の製造における配線形成方法に
適用して有効な技術に関する。
半導体装置の製造方法に関し、特に、微細配線加工が必
要な半導体集積回路装置の製造における配線形成方法に
適用して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置の製造におけ
る配線の形成は、ホトレジストをマスクとして金属膜を
ドライエッチング加工することによって形成されてい
る。
る配線の形成は、ホトレジストをマスクとして金属膜を
ドライエッチング加工することによって形成されてい
る。
【０００３】半導体集積回路装置の配線としては、一般
にアルミニウム（Ａｌ）が使用されているが、配線の微
細化に伴い、Ａｌ配線でのエレクトロマイグレーション
による信頼性の低下が懸念されている。
にアルミニウム（Ａｌ）が使用されているが、配線の微
細化に伴い、Ａｌ配線でのエレクトロマイグレーション
による信頼性の低下が懸念されている。
【０００４】最近、前記Ａｌ配線に代わり、エレクトロ
マイグレーション耐性を有する銅（Ｃｕ）による配線技
術が開発されている。ドライエッチングによる従来の方
法は、Ｃｕの反応生成物を気化させるために、基板を高
温２５０〜３００度に加熱しながら加工する必要がある
こと、異方エッチングが難しいことなどの問題点があ
る。
マイグレーション耐性を有する銅（Ｃｕ）による配線技
術が開発されている。ドライエッチングによる従来の方
法は、Ｃｕの反応生成物を気化させるために、基板を高
温２５０〜３００度に加熱しながら加工する必要がある
こと、異方エッチングが難しいことなどの問題点があ
る。
【０００５】また、Ｃｕ配線を実現する方法として、ダ
マシン（damascene)法が知られている。ダマシン法につ
いては、たとえば、日経ＢＰ社発行「日経マイクロデバ
イス」1995年７月号、同年７月１日発行、P120〜P127に
記載されている。
マシン（damascene)法が知られている。ダマシン法につ
いては、たとえば、日経ＢＰ社発行「日経マイクロデバ
イス」1995年７月号、同年７月１日発行、P120〜P127に
記載されている。
【０００６】この文献には、「ダマシン・プロセスのプ
ロセス・フローは以下の通り。まず, 下層との接続のた
めのホールを埋め込んだ後に, メタル配線の膜厚分だけ
絶縁膜を堆積する。次に, この絶縁膜を露光技術とエッ
チング技術によって加工して, メタル配線となる溝を形
成する。この溝のある絶縁膜上にメタル材料を成膜,最
後に溝以外のところに付いたメタル材料をＣＭＰで除去
する。このプロセスでは, メタルを成膜後にＣＭＰで研
磨するので, この後の絶縁膜の形成面は常に平坦にな
る。」旨記載されている。
ロセス・フローは以下の通り。まず, 下層との接続のた
めのホールを埋め込んだ後に, メタル配線の膜厚分だけ
絶縁膜を堆積する。次に, この絶縁膜を露光技術とエッ
チング技術によって加工して, メタル配線となる溝を形
成する。この溝のある絶縁膜上にメタル材料を成膜,最
後に溝以外のところに付いたメタル材料をＣＭＰで除去
する。このプロセスでは, メタルを成膜後にＣＭＰで研
磨するので, この後の絶縁膜の形成面は常に平坦にな
る。」旨記載されている。
【０００７】また、前記文献には、配線用溝とホール
（スルーホール）用溝を順次加工した後、メタル材料を
埋め込み、その後化学的機械研磨（ＣＭＰ）によって平
坦化して、配線とスルーホール部を同時に形成するデュ
アル・ダマシン（dual-damascene) 法について記載され
ている。
（スルーホール）用溝を順次加工した後、メタル材料を
埋め込み、その後化学的機械研磨（ＣＭＰ）によって平
坦化して、配線とスルーホール部を同時に形成するデュ
アル・ダマシン（dual-damascene) 法について記載され
ている。
【０００８】このデュアル・ダマシン法は以下の通りと
なっている。
なっている。
【０００９】（ａ）酸化膜上にエッチング・ストッパを
堆積させる。
堆積させる。
【００１０】（ｂ）前記エッチング・ストッパを選択的
に除去するとともに、前記エッチング・ストッパをエッ
チング用マスクとして前記酸化膜を所定深さまでエッチ
ングして配線用溝を形成する。
に除去するとともに、前記エッチング・ストッパをエッ
チング用マスクとして前記酸化膜を所定深さまでエッチ
ングして配線用溝を形成する。
【００１１】（ｃ）前記エッチング・ストッパ上に選択
的にフォト・レジストを形成するとともに、前記フォト
・レジストをマスクとしてエッチングを行い、ホールを
形成する。このホール形成時のエッチングにおいて、前
記エッチング・ストッパに被われた酸化膜部分はエッチ
ングされない。
的にフォト・レジストを形成するとともに、前記フォト
・レジストをマスクとしてエッチングを行い、ホールを
形成する。このホール形成時のエッチングにおいて、前
記エッチング・ストッパに被われた酸化膜部分はエッチ
ングされない。
【００１２】（ｄ）前記ホールおよび配線用溝を金属材
料で埋め込むとともに、ＣＭＰによって前記エッチング
・ストッパの表面高さ以上の金属材料を除去してホール
部（スルーホール部）および配線を形成する。
料で埋め込むとともに、ＣＭＰによって前記エッチング
・ストッパの表面高さ以上の金属材料を除去してホール
部（スルーホール部）および配線を形成する。
【００１３】一方、前記文献には、階層化した４層配線
（２例）や５層配線の構造例が開示されている。各導体
層は、ブロック内や隣接するブロック間の配線（Ｘ，Ｙ
方向）、専用電源層、電源と接地の併用層、バスやクロ
ック向け配線（Ｘ，Ｙ方向）、専用接地層、バスやクロ
ック向け配線と電源，接地の併用層を形成する。
（２例）や５層配線の構造例が開示されている。各導体
層は、ブロック内や隣接するブロック間の配線（Ｘ，Ｙ
方向）、専用電源層、電源と接地の併用層、バスやクロ
ック向け配線（Ｘ，Ｙ方向）、専用接地層、バスやクロ
ック向け配線と電源，接地の併用層を形成する。
【００１４】
【発明が解決しようとする課題】従来のデュアル・ダマ
シン法は、スルーホール（コンタクト穴）と配線用溝に
同時に金属材料を充填した後、余分の金属材料部分をＣ
ＭＰによって研磨除去することによって、スルーホール
部と配線を同時に形成するため、ダマシン法に比較して
工程が短縮され、半導体装置の製造コストの低減が図れ
る。
シン法は、スルーホール（コンタクト穴）と配線用溝に
同時に金属材料を充填した後、余分の金属材料部分をＣ
ＭＰによって研磨除去することによって、スルーホール
部と配線を同時に形成するため、ダマシン法に比較して
工程が短縮され、半導体装置の製造コストの低減が図れ
る。
【００１５】しかし、従来のデュアル・ダマシン法で
は、配線用溝の形成とホール形成の２回に亘って処理コ
ストの高いドライエッチングが行われる。
は、配線用溝の形成とホール形成の２回に亘って処理コ
ストの高いドライエッチングが行われる。
【００１６】また、従来のデュアル・ダマシン法では、
配線用溝の深さは、酸化膜のエッチングによって制御す
ることから、エッチング時間等のエッチング条件が微妙
に変化すると、配線用溝の深さがばらつき、配線の厚さ
がばらついて配線抵抗が変動する。
配線用溝の深さは、酸化膜のエッチングによって制御す
ることから、エッチング時間等のエッチング条件が微妙
に変化すると、配線用溝の深さがばらつき、配線の厚さ
がばらついて配線抵抗が変動する。
【００１７】また、配線用溝の深さのばらつきは層間絶
縁膜の厚さのばらつきとなり寄生容量が変動する。
縁膜の厚さのばらつきとなり寄生容量が変動する。
【００１８】本発明の目的は、スルーホールと上層配線
用の配線用溝を同時に形成し、かつスルーホール部と配
線（上層配線）を同時に形成する配線形成方法および半
導体装置の製造方法を提供するものである。
用の配線用溝を同時に形成し、かつスルーホール部と配
線（上層配線）を同時に形成する配線形成方法および半
導体装置の製造方法を提供するものである。
【００１９】本発明の他の目的は、上層配線と下層配線
との間の絶縁膜のの厚さを一定に形成できる配線形成方
法および半導体装置の製造方法を提供することにある。
との間の絶縁膜のの厚さを一定に形成できる配線形成方
法および半導体装置の製造方法を提供することにある。
【００２０】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２２】（１）第１のエッチング種によってエッチ
ングされる絶縁膜の中層に、一部に開口部を有しかつ前
記第１のエッチング種によってエッチング不可能な材質
からなるストッパ絶縁膜を配置した後、第１のエッチン
グ種で前記絶縁膜を表面からエッチングして前記ストッ
パ絶縁膜の表面が底となる配線用溝と、前記配線用溝に
連なり前記ストッパ絶縁膜の開口部よりも下の絶縁膜部
分を貫通するスルーホールを同時に形成し、その後、前
記配線用溝およびスルーホールを埋め込むように前記絶
縁膜上に金属膜を堆積させ、ついで前記金属膜を化学的
機械研磨によって研磨して、前記配線用溝内およびスル
ーホール内にのみ金属を残すことによって配線およびス
ルーホール部を同時に形成する。前記絶縁膜は第１のエ
ッチング種（Ｆラジカル）でドライエッチング可能なＳ
ｉＮ膜やＳｉＯ2 膜などからなり、前記ストッパ絶縁膜
はイオンミリングやＣｌラジカルやＢｒラジカルでエッ
チング可能なＡｌＮ膜や、Ａｌ2 Ｏ3 膜などからなって
いる。
ングされる絶縁膜の中層に、一部に開口部を有しかつ前
記第１のエッチング種によってエッチング不可能な材質
からなるストッパ絶縁膜を配置した後、第１のエッチン
グ種で前記絶縁膜を表面からエッチングして前記ストッ
パ絶縁膜の表面が底となる配線用溝と、前記配線用溝に
連なり前記ストッパ絶縁膜の開口部よりも下の絶縁膜部
分を貫通するスルーホールを同時に形成し、その後、前
記配線用溝およびスルーホールを埋め込むように前記絶
縁膜上に金属膜を堆積させ、ついで前記金属膜を化学的
機械研磨によって研磨して、前記配線用溝内およびスル
ーホール内にのみ金属を残すことによって配線およびス
ルーホール部を同時に形成する。前記絶縁膜は第１のエ
ッチング種（Ｆラジカル）でドライエッチング可能なＳ
ｉＮ膜やＳｉＯ2 膜などからなり、前記ストッパ絶縁膜
はイオンミリングやＣｌラジカルやＢｒラジカルでエッ
チング可能なＡｌＮ膜や、Ａｌ2 Ｏ3 膜などからなって
いる。
【００２３】（２）絶縁膜に貫通状態で埋め込まれた下
層配線と、前記絶縁膜および下層配線上に形成される層
間絶縁膜と、前記層間絶縁膜上に形成されかつ絶縁膜に
貫通状態で埋め込まれた上層配線と、前記層間絶縁膜に
選択的に設けられたスルーホールに充填され前記所定の
下層配線部分と前記所定の上層配線部分を電気的に接続
する導体からなるスルーホール部とを含む配線構造を有
する半導体装置の製造方法であって、前記下層配線およ
び絶縁膜の上に第１のエッチング種によってエッチング
される層間絶縁膜を形成する工程と、前記層間絶縁膜上
に第１のエッチング種によってエッチングされないスト
ッパ絶縁膜を選択的に形成する工程と、前記ストッパ絶
縁膜および露出する層間絶縁膜上に第１のエッチング種
によってエッチングされる上層配線形成用の絶縁膜を形
成する工程と、前記上層配線形成用の絶縁膜上に選択的
にエッチング用マスクを設けた後このエッチング用マス
クをマスクとして第１のエッチング種によって前記上層
配線形成用絶縁膜と前記ストッパ絶縁膜に被われない層
間絶縁膜部分をエッチングして前記ストッパ絶縁膜の表
面に到達する上層配線形成用溝と前記下層配線の表面に
到達するスルーホールを同時に形成する工程と、前記ス
ルーホールおよび上層配線形成用溝に導体を充填してス
ルーホール部および上層配線を形成する工程とを有す
る。前記ストッパ絶縁膜には、スルーホール形成のため
の開口部を設けておき、この開口部部分の上層配線形成
用の絶縁膜および層間絶縁膜のエッチングによってスル
ーホールを形成する。前記層間絶縁膜は第１のエッチン
グ種（Ｆラジカル）でドライエッチング可能なＳｉＮ膜
やＳｉＯ2 膜などからなり、前記ストッパ絶縁膜はイオ
ンミリングやＣｌラジカルやＢｒラジカルでエッチング
可能なＡｌＮ膜や、Ａｌ2Ｏ3 膜などからなっている。
前記上層配線形成用溝およびスルーホールを形成した
後、半導体基板の主面側全域にＡｌ，Ａｕ，Ｃｕなどの
金属による金属膜を形成し、その後化学的機械研磨によ
って前記金属膜を研磨して前記上層配線形成用溝内およ
びスルーホール内にのみ金属を残すことによって前記上
層配線および前記スルーホール部を同時に形成する。
層配線と、前記絶縁膜および下層配線上に形成される層
間絶縁膜と、前記層間絶縁膜上に形成されかつ絶縁膜に
貫通状態で埋め込まれた上層配線と、前記層間絶縁膜に
選択的に設けられたスルーホールに充填され前記所定の
下層配線部分と前記所定の上層配線部分を電気的に接続
する導体からなるスルーホール部とを含む配線構造を有
する半導体装置の製造方法であって、前記下層配線およ
び絶縁膜の上に第１のエッチング種によってエッチング
される層間絶縁膜を形成する工程と、前記層間絶縁膜上
に第１のエッチング種によってエッチングされないスト
ッパ絶縁膜を選択的に形成する工程と、前記ストッパ絶
縁膜および露出する層間絶縁膜上に第１のエッチング種
によってエッチングされる上層配線形成用の絶縁膜を形
成する工程と、前記上層配線形成用の絶縁膜上に選択的
にエッチング用マスクを設けた後このエッチング用マス
クをマスクとして第１のエッチング種によって前記上層
配線形成用絶縁膜と前記ストッパ絶縁膜に被われない層
間絶縁膜部分をエッチングして前記ストッパ絶縁膜の表
面に到達する上層配線形成用溝と前記下層配線の表面に
到達するスルーホールを同時に形成する工程と、前記ス
ルーホールおよび上層配線形成用溝に導体を充填してス
ルーホール部および上層配線を形成する工程とを有す
る。前記ストッパ絶縁膜には、スルーホール形成のため
の開口部を設けておき、この開口部部分の上層配線形成
用の絶縁膜および層間絶縁膜のエッチングによってスル
ーホールを形成する。前記層間絶縁膜は第１のエッチン
グ種（Ｆラジカル）でドライエッチング可能なＳｉＮ膜
やＳｉＯ2 膜などからなり、前記ストッパ絶縁膜はイオ
ンミリングやＣｌラジカルやＢｒラジカルでエッチング
可能なＡｌＮ膜や、Ａｌ2Ｏ3 膜などからなっている。
前記上層配線形成用溝およびスルーホールを形成した
後、半導体基板の主面側全域にＡｌ，Ａｕ，Ｃｕなどの
金属による金属膜を形成し、その後化学的機械研磨によ
って前記金属膜を研磨して前記上層配線形成用溝内およ
びスルーホール内にのみ金属を残すことによって前記上
層配線および前記スルーホール部を同時に形成する。
【００２４】前記（１）の配線形成方法によれば、
（ａ）第１のエッチング種によってエッチングされる絶
縁膜の中層に第１のエッチング種ではエッチングされな
いストッパ絶縁膜を介在させ、かつ前記ストッパ絶縁膜
にスルーホール形成のための開口部を設けておくことか
ら、第１のエッチング種による１回のエッチングで深さ
の異なる配線用溝とスルーホールが同時に形成でき、か
つ１回の金属の堆積と化学的機械研磨による１回の配線
形成方法によって配線およびスルーホール部が同時に形
成できる。すなわち、前記配線用溝およびスルーホール
の形成においては、絶縁膜上に設けたエッチング用マス
クをマスクとして絶縁膜をエッチングしてストッパ絶縁
膜の表面が底となる配線用溝と、前記配線用溝に連通し
かつ前記開口部の下の絶縁膜を貫通するスルーホールを
同時に形成できる。したがって、工程短縮によって配線
形成コストの低減が達成できる。
（ａ）第１のエッチング種によってエッチングされる絶
縁膜の中層に第１のエッチング種ではエッチングされな
いストッパ絶縁膜を介在させ、かつ前記ストッパ絶縁膜
にスルーホール形成のための開口部を設けておくことか
ら、第１のエッチング種による１回のエッチングで深さ
の異なる配線用溝とスルーホールが同時に形成でき、か
つ１回の金属の堆積と化学的機械研磨による１回の配線
形成方法によって配線およびスルーホール部が同時に形
成できる。すなわち、前記配線用溝およびスルーホール
の形成においては、絶縁膜上に設けたエッチング用マス
クをマスクとして絶縁膜をエッチングしてストッパ絶縁
膜の表面が底となる配線用溝と、前記配線用溝に連通し
かつ前記開口部の下の絶縁膜を貫通するスルーホールを
同時に形成できる。したがって、工程短縮によって配線
形成コストの低減が達成できる。
【００２５】（ｂ）前記配線用溝の底はストッパ絶縁膜
によって形成されるため、配線用溝の深さが一定とな
り、配線の厚さが一定となる。また、配線の下のストッ
パ絶縁膜およびストッパ絶縁膜の下の絶縁膜部分の厚さ
は常に一定となり、寄生容量が一定する。
によって形成されるため、配線用溝の深さが一定とな
り、配線の厚さが一定となる。また、配線の下のストッ
パ絶縁膜およびストッパ絶縁膜の下の絶縁膜部分の厚さ
は常に一定となり、寄生容量が一定する。
【００２６】前記（２）の手段によれば、（ａ）いずれ
も第１のエッチング種によってエッチングされる層間絶
縁膜と上層配線形成用の絶縁膜との間に第１のエッチン
グ種ではエッチングされないストッパ絶縁膜を介在さ
せ、かつ前記ストッパ絶縁膜にスルーホール形成のため
の開口部を設けておくことから、第１のエッチング種に
よる１回のエッチングで深さの異なる上層配線形成用の
配線用溝とスルーホールが同時に形成できる。すなわ
ち、上層配線形成用の絶縁膜上に設けたエッチング用マ
スクをマスクとして上層配線形成用の絶縁膜をストッパ
絶縁膜の表面までエッチングすることによって配線用溝
が形成され、前記開口部に対応する部分の上層配線形成
用絶縁膜およびその下の層間絶縁膜を下層配線の表面に
まで到達するようにエッチングすることによってスルー
ホールが形成できる。
も第１のエッチング種によってエッチングされる層間絶
縁膜と上層配線形成用の絶縁膜との間に第１のエッチン
グ種ではエッチングされないストッパ絶縁膜を介在さ
せ、かつ前記ストッパ絶縁膜にスルーホール形成のため
の開口部を設けておくことから、第１のエッチング種に
よる１回のエッチングで深さの異なる上層配線形成用の
配線用溝とスルーホールが同時に形成できる。すなわ
ち、上層配線形成用の絶縁膜上に設けたエッチング用マ
スクをマスクとして上層配線形成用の絶縁膜をストッパ
絶縁膜の表面までエッチングすることによって配線用溝
が形成され、前記開口部に対応する部分の上層配線形成
用絶縁膜およびその下の層間絶縁膜を下層配線の表面に
まで到達するようにエッチングすることによってスルー
ホールが形成できる。
【００２７】（ｂ）１回のエッチングによって同時に形
成された前記配線用溝およびスルーホールには、金属の
堆積と化学的機械研磨による１回の配線形成方法によっ
て上層配線およびスルーホール部が同時に形成できる。
成された前記配線用溝およびスルーホールには、金属の
堆積と化学的機械研磨による１回の配線形成方法によっ
て上層配線およびスルーホール部が同時に形成できる。
【００２８】（ｃ）前記配線用溝の底はストッパ絶縁膜
によって形成されるため、配線用溝の深さが一定とな
る。
によって形成されるため、配線用溝の深さが一定とな
る。
【００２９】（ｄ）配線用溝の深さが一定となることか
ら、配線（上層配線）の厚さが一定となる。また、上層
配線の下のストッパ絶縁膜および層間絶縁膜の厚さは常
に一定となり、寄生容量が一定する。
ら、配線（上層配線）の厚さが一定となる。また、上層
配線の下のストッパ絶縁膜および層間絶縁膜の厚さは常
に一定となり、寄生容量が一定する。
【００３０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３１】本実施形態の配線形成方法は、第１のエッ
チング種によってエッチングされる絶縁膜の中層に、一
部に開口部を有しかつ前記第１のエッチング種によって
エッチング不可能な材質からなるストッパ絶縁膜を配置
した後、第１のエッチング種で前記絶縁膜を表面からエ
ッチングして前記ストッパ絶縁膜の表面が底となる配線
用溝と、前記配線用溝に連なり前記ストッパ絶縁膜の開
口部よりも下の絶縁膜部分を貫通するスルーホールを同
時に形成し、その後、前記配線用溝およびスルーホール
を埋め込むように前記絶縁膜上に金属膜を堆積させ、つ
いで前記金属膜を化学的機械研磨によって研磨して、前
記配線用溝内およびスルーホール内にのみ金属を残すこ
とによって配線およびスルーホール部を同時に形成す
る。前記絶縁膜は第１のエッチング種（Ｆラジカル）で
ドライエッチング可能なＳｉＮ膜やＳｉＯ2 膜などから
なり、前記ストッパ絶縁膜はイオンミリング、Ｃｌラジ
カルやＢｒラジカルでエッチング可能なＡｌＮ膜や、Ａ
ｌ2 Ｏ3 膜などからなっている。
チング種によってエッチングされる絶縁膜の中層に、一
部に開口部を有しかつ前記第１のエッチング種によって
エッチング不可能な材質からなるストッパ絶縁膜を配置
した後、第１のエッチング種で前記絶縁膜を表面からエ
ッチングして前記ストッパ絶縁膜の表面が底となる配線
用溝と、前記配線用溝に連なり前記ストッパ絶縁膜の開
口部よりも下の絶縁膜部分を貫通するスルーホールを同
時に形成し、その後、前記配線用溝およびスルーホール
を埋め込むように前記絶縁膜上に金属膜を堆積させ、つ
いで前記金属膜を化学的機械研磨によって研磨して、前
記配線用溝内およびスルーホール内にのみ金属を残すこ
とによって配線およびスルーホール部を同時に形成す
る。前記絶縁膜は第１のエッチング種（Ｆラジカル）で
ドライエッチング可能なＳｉＮ膜やＳｉＯ2 膜などから
なり、前記ストッパ絶縁膜はイオンミリング、Ｃｌラジ
カルやＢｒラジカルでエッチング可能なＡｌＮ膜や、Ａ
ｌ2 Ｏ3 膜などからなっている。
【００３２】以下、本発明を半導体装置の製造方法に適
用した具体例について説明する。図１は本発明の一実施
形態である半導体装置の製造方法によって製造された半
導体装置を示す模式的断面図である。図２乃至図６は本
実施形態の半導体装置の製造方法に係わる図であり、図
２は半導体基板の主面側に下層配線を形成した状態を示
す模式的断面図、図３は層間絶縁膜およびストッパ絶縁
膜を形成した状態を示す模式的断面図、図４はストッパ
絶縁膜に開口部を形成した状態を示す模式的断面図、図
５は上層配線形成用の絶縁膜を形成した状態を示す模式
的断面図、図６は配線用溝およびスルーホールを形成し
た状態を示す模式的断面図、図７は配線形成用金属膜を
形成した状態を示す模式的断面図である。
用した具体例について説明する。図１は本発明の一実施
形態である半導体装置の製造方法によって製造された半
導体装置を示す模式的断面図である。図２乃至図６は本
実施形態の半導体装置の製造方法に係わる図であり、図
２は半導体基板の主面側に下層配線を形成した状態を示
す模式的断面図、図３は層間絶縁膜およびストッパ絶縁
膜を形成した状態を示す模式的断面図、図４はストッパ
絶縁膜に開口部を形成した状態を示す模式的断面図、図
５は上層配線形成用の絶縁膜を形成した状態を示す模式
的断面図、図６は配線用溝およびスルーホールを形成し
た状態を示す模式的断面図、図７は配線形成用金属膜を
形成した状態を示す模式的断面図である。
【００３３】本実施形態１の半導体装置は、図１に示す
ように、シリコンからなる半導体基板１の主面に絶縁膜
２を有している。前記絶縁膜２の上には埋め込み（像
眼）構造の下層配線３が形成されている。すなわち、前
記下層配線３は、前記絶縁膜２上に形成された絶縁膜４
に設けた配線用溝５内にのみ金属、たとえば、Ｃｕを充
填（像眼）することによって形成されている。すなわ
ち、配線用溝５を形成した絶縁膜４上に、配線用溝５を
埋め込むように厚くＣｕを形成した後、化学的機械研磨
によって絶縁膜４上のＣｕを研磨することにより下層配
線３を形成する。したがって、下層配線３の上面と絶縁
膜４の上面とは同一の面となり、全体で同一の平坦面と
なっている。
ように、シリコンからなる半導体基板１の主面に絶縁膜
２を有している。前記絶縁膜２の上には埋め込み（像
眼）構造の下層配線３が形成されている。すなわち、前
記下層配線３は、前記絶縁膜２上に形成された絶縁膜４
に設けた配線用溝５内にのみ金属、たとえば、Ｃｕを充
填（像眼）することによって形成されている。すなわ
ち、配線用溝５を形成した絶縁膜４上に、配線用溝５を
埋め込むように厚くＣｕを形成した後、化学的機械研磨
によって絶縁膜４上のＣｕを研磨することにより下層配
線３を形成する。したがって、下層配線３の上面と絶縁
膜４の上面とは同一の面となり、全体で同一の平坦面と
なっている。
【００３４】前記半導体基板１には、図示しないが、バ
イポーラトランジスタやＭＯＳＦＥＴ（Metal Oxide Se
miconductor Field-Effect-Transistor)等の能動素子や
抵抗等の受動素子が形成されている。そして、前記下層
配線は直接または図示しない電極を介して各素子の導電
型領域に電気的に接続される構造となっている。
イポーラトランジスタやＭＯＳＦＥＴ（Metal Oxide Se
miconductor Field-Effect-Transistor)等の能動素子や
抵抗等の受動素子が形成されている。そして、前記下層
配線は直接または図示しない電極を介して各素子の導電
型領域に電気的に接続される構造となっている。
【００３５】前記下層配線３および絶縁膜４上には層間
絶縁膜６，ストッパ絶縁膜７および配線形成用の絶縁膜
９が順次積層形成されている。前記層間絶縁膜６および
絶縁膜９は、第１のエッチング種によってエッチングさ
れる材質で形成されている。たとえば、前記層間絶縁膜
６および絶縁膜９は、第１のエッチング種（Ｆラジカ
ル）でドライエッチング可能なＳｉＮ膜やＳｉＯ2 膜な
どからなっている。前記層間絶縁膜６は、たとえば、
０．６μｍ程度の厚さとなり、前記絶縁膜９は後述する
上層配線と同じ厚さとなっている。
絶縁膜６，ストッパ絶縁膜７および配線形成用の絶縁膜
９が順次積層形成されている。前記層間絶縁膜６および
絶縁膜９は、第１のエッチング種によってエッチングさ
れる材質で形成されている。たとえば、前記層間絶縁膜
６および絶縁膜９は、第１のエッチング種（Ｆラジカ
ル）でドライエッチング可能なＳｉＮ膜やＳｉＯ2 膜な
どからなっている。前記層間絶縁膜６は、たとえば、
０．６μｍ程度の厚さとなり、前記絶縁膜９は後述する
上層配線と同じ厚さとなっている。
【００３６】また、前記ストッパ絶縁膜７は第１のエッ
チング種ではエッチングされず第２のエッチング種によ
ってエッチングされる材質で形成されている。たとえ
ば、前記ストッパ絶縁膜７は、イオンミリング、Ｃｌラ
ジカルやＢｒラジカルでエッチング可能なＡｌＮ膜や、
Ａｌ2 Ｏ3 膜などからなっている。ストッパ絶縁膜７の
厚さは、たとえば、０．０１μｍ以下程度と薄くなって
いる。このストッパ絶縁膜７のスルーホール形成部分に
対応する部分には、エッチングによって開口部１０が設
けられている。
チング種ではエッチングされず第２のエッチング種によ
ってエッチングされる材質で形成されている。たとえ
ば、前記ストッパ絶縁膜７は、イオンミリング、Ｃｌラ
ジカルやＢｒラジカルでエッチング可能なＡｌＮ膜や、
Ａｌ2 Ｏ3 膜などからなっている。ストッパ絶縁膜７の
厚さは、たとえば、０．０１μｍ以下程度と薄くなって
いる。このストッパ絶縁膜７のスルーホール形成部分に
対応する部分には、エッチングによって開口部１０が設
けられている。
【００３７】また、前記絶縁膜９にはストッパ絶縁膜７
の表面に到達する配線用溝１１が形成されている。この
配線用溝１１内には金属が埋め込まれて上層配線１２が
形成されている。
の表面に到達する配線用溝１１が形成されている。この
配線用溝１１内には金属が埋め込まれて上層配線１２が
形成されている。
【００３８】また、前記配線用溝１１はストッパ絶縁膜
７に設けられた開口部１０に重なるように設けられてい
る。前記開口部１０に対応する層間絶縁膜６部分はエッ
チングされてスルーホール１３が設けられている。この
スルーホール１３には金属が充填されてスルーホール部
１４が形成されている。前記スルーホール部１４は、そ
れぞれ接触する下層配線３と上層配線１２を電気的に接
続する。
７に設けられた開口部１０に重なるように設けられてい
る。前記開口部１０に対応する層間絶縁膜６部分はエッ
チングされてスルーホール１３が設けられている。この
スルーホール１３には金属が充填されてスルーホール部
１４が形成されている。前記スルーホール部１４は、そ
れぞれ接触する下層配線３と上層配線１２を電気的に接
続する。
【００３９】前記上層配線１２とスルーホール部１４は
同時に一体的に形成されている。すなわち、半導体基板
１の主面側全域にＡｌ，Ａｕ，Ｃｕなどの金属による金
属膜を形成する。これによって前記配線用溝１１および
スルーホール１３にも金属が隙間なく充填される。その
後、化学的機械研磨によって前記金属膜を研磨して前記
配線用溝１１内およびスルーホール１３内にのみ金属を
残留させて上層配線１２およびスルーホール部１４を形
成する。
同時に一体的に形成されている。すなわち、半導体基板
１の主面側全域にＡｌ，Ａｕ，Ｃｕなどの金属による金
属膜を形成する。これによって前記配線用溝１１および
スルーホール１３にも金属が隙間なく充填される。その
後、化学的機械研磨によって前記金属膜を研磨して前記
配線用溝１１内およびスルーホール１３内にのみ金属を
残留させて上層配線１２およびスルーホール部１４を形
成する。
【００４０】つぎに、図１に示す半導体装置部分の製造
方法について説明する。
方法について説明する。
【００４１】最初に、図２に示すようにシリコンからな
る半導体基板１を用意する。この半導体基板１には、図
示はしないが既にバイポーラトランジスタやＭＯＳＦＥ
Ｔ等の能動素子や抵抗等の受動素子が形成されている。
また、前記半導体基板１の主面には選択的に絶縁膜２が
設けられている。そして、絶縁膜２が設けられない領域
には、各素子の所定導電型領域が露出したり、あるいは
各素子の所定導電型領域に電気的に接続される電極が設
けられている。
る半導体基板１を用意する。この半導体基板１には、図
示はしないが既にバイポーラトランジスタやＭＯＳＦＥ
Ｔ等の能動素子や抵抗等の受動素子が形成されている。
また、前記半導体基板１の主面には選択的に絶縁膜２が
設けられている。そして、絶縁膜２が設けられない領域
には、各素子の所定導電型領域が露出したり、あるいは
各素子の所定導電型領域に電気的に接続される電極が設
けられている。
【００４２】前記絶縁膜２上には絶縁膜４に貫通状態で
埋め込まれた下層配線３が形成される。すなわち、前記
半導体基板１の主面側全域に絶縁膜４を形成した後、前
記絶縁膜４を選択的にエッチングして配線用溝５を形成
し、その後、半導体基板１の主面全域に、たとえばＣｕ
を堆積して金属膜２０を形成する。前記金属膜２０は前
記配線用溝５を完全に埋め込むように厚く形成する。
埋め込まれた下層配線３が形成される。すなわち、前記
半導体基板１の主面側全域に絶縁膜４を形成した後、前
記絶縁膜４を選択的にエッチングして配線用溝５を形成
し、その後、半導体基板１の主面全域に、たとえばＣｕ
を堆積して金属膜２０を形成する。前記金属膜２０は前
記配線用溝５を完全に埋め込むように厚く形成する。
【００４３】ついで、化学的機械研磨によって絶縁膜４
の表面高さ以上の金属膜部分を除去して下層配線３を形
成する。これによって半導体基板１の主面側は平坦な面
になる。また、前記下層配線３は、半導体基板１の主面
表層部分に形成された各素子の所定導電型領域に直接ま
たは電極を介して電気的に接続される。
の表面高さ以上の金属膜部分を除去して下層配線３を形
成する。これによって半導体基板１の主面側は平坦な面
になる。また、前記下層配線３は、半導体基板１の主面
表層部分に形成された各素子の所定導電型領域に直接ま
たは電極を介して電気的に接続される。
【００４４】つぎに、前記下層配線３および絶縁膜４の
上、すなわち、半導体基板１の主面上に第１のエッチン
グ種によってエッチングされる層間絶縁膜６を形成する
とともに、前記層間絶縁膜６上に第１のエッチング種に
よってエッチングされないストッパ絶縁膜７を選択的に
形成する。具体的には、図３に示すように、半導体基板
１の主面上にＣＶＤ（Chemical Vapor Deposition)法に
よって層間絶縁膜６とストッパ絶縁膜７を積層形成す
る。前記層間絶縁膜６は、Ｆラジカルでドライエッチン
グ可能なＳｉＮ、ＳｉＯ2 などで形成され、たとえば、
厚さ０．６μｍ程度となっている。
上、すなわち、半導体基板１の主面上に第１のエッチン
グ種によってエッチングされる層間絶縁膜６を形成する
とともに、前記層間絶縁膜６上に第１のエッチング種に
よってエッチングされないストッパ絶縁膜７を選択的に
形成する。具体的には、図３に示すように、半導体基板
１の主面上にＣＶＤ（Chemical Vapor Deposition)法に
よって層間絶縁膜６とストッパ絶縁膜７を積層形成す
る。前記層間絶縁膜６は、Ｆラジカルでドライエッチン
グ可能なＳｉＮ、ＳｉＯ2 などで形成され、たとえば、
厚さ０．６μｍ程度となっている。
【００４５】前記ストッパ絶縁膜７は、Ｆラジカルでド
ライエッチング不可能で、イオンミリング、Ｃｌラジカ
ルやＣｒラジカルによるドライエッチングによってエッ
チング可能なＡｌＮ、Ａｌ2 Ｏ3 などからなり、厚さは
０．０１μｍ以下程度と極めて薄くなっている。
ライエッチング不可能で、イオンミリング、Ｃｌラジカ
ルやＣｒラジカルによるドライエッチングによってエッ
チング可能なＡｌＮ、Ａｌ2 Ｏ3 などからなり、厚さは
０．０１μｍ以下程度と極めて薄くなっている。
【００４６】つぎに、図４に示すように、ホトレジスト
膜２１をストッパ絶縁膜７上に形成した後、常用のリソ
グラフィ技術によってパターニングしてエッチングマス
クを形成する。そして、このホトレジスト膜２１をエッ
チングマスクとしてエッチングを行い、ストッパ絶縁膜
７を部分的に除去して開口部１０を形成する。ストッパ
絶縁膜７はＦラジカルでドライエッチング不可能な絶縁
膜であることから、イオンミリング法、Ｃｌラジカルに
よるドライエッチング法によってエッチングを行う。前
記開口部１０はスルーホール形成部分に設けられ、前記
下層配線３上に重なる。
膜２１をストッパ絶縁膜７上に形成した後、常用のリソ
グラフィ技術によってパターニングしてエッチングマス
クを形成する。そして、このホトレジスト膜２１をエッ
チングマスクとしてエッチングを行い、ストッパ絶縁膜
７を部分的に除去して開口部１０を形成する。ストッパ
絶縁膜７はＦラジカルでドライエッチング不可能な絶縁
膜であることから、イオンミリング法、Ｃｌラジカルに
よるドライエッチング法によってエッチングを行う。前
記開口部１０はスルーホール形成部分に設けられ、前記
下層配線３上に重なる。
【００４７】この際、Ｆラジカルでドライエッチング不
可能なストッパ絶縁膜７は、０．０１μｍ以下程度と非
常に薄いため、前記ホトレジスト膜２１は、０．３μｍ
以下程度に薄くすることが可能である。これによって、
ホトレジスト膜２１の形状ばらつきの影響が小さくな
り、エッチング加工ばらつきは小さくなる。
可能なストッパ絶縁膜７は、０．０１μｍ以下程度と非
常に薄いため、前記ホトレジスト膜２１は、０．３μｍ
以下程度に薄くすることが可能である。これによって、
ホトレジスト膜２１の形状ばらつきの影響が小さくな
り、エッチング加工ばらつきは小さくなる。
【００４８】つぎに、前記ホトレジスト膜２１を除去し
た後、図５に示すように、前記半導体基板１の主面全域
に上層配線形成用の絶縁膜９を形成する。この絶縁膜９
は、後に形成される配線用溝に金属を充填して配線を形
成するためのものであることから、配線の厚さと同じ厚
さに形成される。
た後、図５に示すように、前記半導体基板１の主面全域
に上層配線形成用の絶縁膜９を形成する。この絶縁膜９
は、後に形成される配線用溝に金属を充填して配線を形
成するためのものであることから、配線の厚さと同じ厚
さに形成される。
【００４９】また、絶縁膜９は、第１のエッチング種
（Ｆラジカル）でドライエッチング可能な材質、すなわ
ち、ＳｉＮやＳｉＯ2 で形成される。
（Ｆラジカル）でドライエッチング可能な材質、すなわ
ち、ＳｉＮやＳｉＯ2 で形成される。
【００５０】これによって、前記層間絶縁膜６および絶
縁膜９と、前記ストッパ絶縁膜７とは、前記層間絶縁膜
６および絶縁膜９が第１のエッチング種（Ｆラジカル）
でドライエッチング可能な絶縁膜（ＳｉＮやＳｉＯ2 な
ど）となり、前記ストッパ絶縁膜７が第１のエッチング
種（Ｆラジカル）でドライエッチング不可能な絶縁膜
（ＡｌＮやＡｌ2 Ｏ3 など）となることから、第１のエ
ッチング種（Ｆラジカル）によるドライエッチングにお
いて完全なエッチング選択比を得ることができる。
縁膜９と、前記ストッパ絶縁膜７とは、前記層間絶縁膜
６および絶縁膜９が第１のエッチング種（Ｆラジカル）
でドライエッチング可能な絶縁膜（ＳｉＮやＳｉＯ2 な
ど）となり、前記ストッパ絶縁膜７が第１のエッチング
種（Ｆラジカル）でドライエッチング不可能な絶縁膜
（ＡｌＮやＡｌ2 Ｏ3 など）となることから、第１のエ
ッチング種（Ｆラジカル）によるドライエッチングにお
いて完全なエッチング選択比を得ることができる。
【００５１】つぎに、前記上層配線形成用の絶縁膜９の
上に、選択的にエッチング用マスクを設けた後、このエ
ッチング用マスクをマスクとして第１のエッチング種
（Ｆラジカル）によって前記絶縁膜９と前記ストッパ絶
縁膜７に被われない層間絶縁膜６部分をエッチングし
て、前記ストッパ絶縁膜７の表面に到達する上層配線形
成用の配線用溝１１と、一部の配線用溝１１と連通しか
つ前記下層配線３の表面に到達するスルーホール１３を
同時に形成する。
上に、選択的にエッチング用マスクを設けた後、このエ
ッチング用マスクをマスクとして第１のエッチング種
（Ｆラジカル）によって前記絶縁膜９と前記ストッパ絶
縁膜７に被われない層間絶縁膜６部分をエッチングし
て、前記ストッパ絶縁膜７の表面に到達する上層配線形
成用の配線用溝１１と、一部の配線用溝１１と連通しか
つ前記下層配線３の表面に到達するスルーホール１３を
同時に形成する。
【００５２】すなわち、図６に示すように、前記絶縁膜
９上に常用のリソグラフィ技術によって所望のパターン
を有するホトレジスト膜２２を形成する。その後、前記
ホトレジスト膜２２をエッチング用マスクとして第１の
エッチング種（Ｆラジカル）でドライエッチングを行
う。
９上に常用のリソグラフィ技術によって所望のパターン
を有するホトレジスト膜２２を形成する。その後、前記
ホトレジスト膜２２をエッチング用マスクとして第１の
エッチング種（Ｆラジカル）でドライエッチングを行
う。
【００５３】前記絶縁膜９の下層のストッパ絶縁膜７は
エッチングストッパとして作用することから、所定部分
の絶縁膜９をエッチングすることによってストッパ絶縁
膜７の表面が底となる配線用溝１１が形成される。ま
た、一部の配線用溝１１の底にあたる部分に前記ストッ
パ絶縁膜７を一部開口した開口部１０が設けられている
ことから、前記開口部１０に露出する層間絶縁膜６も連
続してエッチングされることになり、前記下層配線３の
表面に到達するスルーホール１３が形成されることにな
る。これにより、１回のドライエッチングによって、中
層のストッパ絶縁膜７の開口部１０を利用することによ
って、同時に深さの異なる溝（穴）が形成できる。
エッチングストッパとして作用することから、所定部分
の絶縁膜９をエッチングすることによってストッパ絶縁
膜７の表面が底となる配線用溝１１が形成される。ま
た、一部の配線用溝１１の底にあたる部分に前記ストッ
パ絶縁膜７を一部開口した開口部１０が設けられている
ことから、前記開口部１０に露出する層間絶縁膜６も連
続してエッチングされることになり、前記下層配線３の
表面に到達するスルーホール１３が形成されることにな
る。これにより、１回のドライエッチングによって、中
層のストッパ絶縁膜７の開口部１０を利用することによ
って、同時に深さの異なる溝（穴）が形成できる。
【００５４】つぎに、図７に示すように、前記配線用溝
１１およびスルーホール１３を完全に埋め込むようにホ
トレジスト膜２２（半導体基板１の主面）上にＣＶＤ法
によってＡｌ，Ａｕ，Ｃｕなどからなる金属を堆積させ
て金属膜２３を形成する。本実施形態では、金属膜２３
はＣｕによって形成する。その後、化学的機械研磨によ
って絶縁膜９の表面高さ以上の金属膜部分を除去し、図
１に示すように、前記配線用溝１１およびスルーホール
１３内にのみ金属を残してスルーホール部１４および上
層配線１２を形成する。
１１およびスルーホール１３を完全に埋め込むようにホ
トレジスト膜２２（半導体基板１の主面）上にＣＶＤ法
によってＡｌ，Ａｕ，Ｃｕなどからなる金属を堆積させ
て金属膜２３を形成する。本実施形態では、金属膜２３
はＣｕによって形成する。その後、化学的機械研磨によ
って絶縁膜９の表面高さ以上の金属膜部分を除去し、図
１に示すように、前記配線用溝１１およびスルーホール
１３内にのみ金属を残してスルーホール部１４および上
層配線１２を形成する。
【００５５】これによって、配線が形成される。
【００５６】本実施形態の半導体装置の製造方法によれ
ば、下層配線３の上の層間絶縁膜６上に上層配線１２を
形成する際、上層配線１２を形成するための配線用溝１
１および上層配線１２と前記下層配線３を電気的に接続
するためのスルーホール部１４を形成するためのスルー
ホール１３を、１回のドライエッチングによって同時に
形成でき、従来のような複数回のドライエッチングが不
要となる。また、スルーホール部１４および上層配線１
２の形成も、１回のＣＶＤ法による金属膜２３の形成と
化学的機械研磨によって形成でき、従来のような複数回
のＣＶＤ法による金属膜の形成と化学的機械研磨とはな
らない。したがって、工程短縮によって半導体装置の製
造コストの低減を達成することができる。
ば、下層配線３の上の層間絶縁膜６上に上層配線１２を
形成する際、上層配線１２を形成するための配線用溝１
１および上層配線１２と前記下層配線３を電気的に接続
するためのスルーホール部１４を形成するためのスルー
ホール１３を、１回のドライエッチングによって同時に
形成でき、従来のような複数回のドライエッチングが不
要となる。また、スルーホール部１４および上層配線１
２の形成も、１回のＣＶＤ法による金属膜２３の形成と
化学的機械研磨によって形成でき、従来のような複数回
のＣＶＤ法による金属膜の形成と化学的機械研磨とはな
らない。したがって、工程短縮によって半導体装置の製
造コストの低減を達成することができる。
【００５７】本実施形態の半導体装置の製造方法によれ
ば、前記配線用溝１１の底はストッパ絶縁膜７によって
決定されるため、配線用溝１１が形成される絶縁膜９の
厚さを正確に形成しておけば、エッチングによって配線
用溝１１の深さが変動しなくなり、常に一定の深さの配
線用溝１１を形成することができるようになる。これ
は、前記配線用溝１１に埋め込まれて形成される上層配
線１２の厚さを常に一定にできることと、上層配線１２
と下層配線３との間の絶縁膜（層間絶縁膜６およびスト
ッパ絶縁膜７）の厚さを一定にすることができることに
なる。したがって、配線抵抗や寄生容量が変動しなくな
る。
ば、前記配線用溝１１の底はストッパ絶縁膜７によって
決定されるため、配線用溝１１が形成される絶縁膜９の
厚さを正確に形成しておけば、エッチングによって配線
用溝１１の深さが変動しなくなり、常に一定の深さの配
線用溝１１を形成することができるようになる。これ
は、前記配線用溝１１に埋め込まれて形成される上層配
線１２の厚さを常に一定にできることと、上層配線１２
と下層配線３との間の絶縁膜（層間絶縁膜６およびスト
ッパ絶縁膜７）の厚さを一定にすることができることに
なる。したがって、配線抵抗や寄生容量が変動しなくな
る。
【００５８】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、エッチングはウエットエッチングで行ってもよい。
また、前記上層配線を化学的機械研磨に代えてエッチバ
ック法で形成してもよい。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、エッチングはウエットエッチングで行ってもよい。
また、前記上層配線を化学的機械研磨に代えてエッチバ
ック法で形成してもよい。
【００５９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００６０】（１）第１のエッチング種によってエッチ
ングされる絶縁膜の中層に、一部に開口部を有しかつ前
記第１のエッチング種によってエッチング不可能な材質
からなるストッパ絶縁膜を配置した後、第１のエッチン
グ種で前記絶縁膜を表面からエッチングして前記ストッ
パ絶縁膜の表面が底となる配線用溝と、前記配線用溝に
連なり前記ストッパ絶縁膜の開口部よりも下の絶縁膜部
分を貫通するスルーホールを同時に形成し、その後、前
記配線用溝およびスルーホールを埋め込むように前記絶
縁膜上に金属膜を堆積させ、ついで前記金属膜を化学的
機械研磨によって研磨して、前記配線用溝内およびスル
ーホール内にのみ金属を残すことによって配線およびス
ルーホール部を同時に形成することから、従来いずれも
複数回必要としたドライエッチングやＣＶＤ法による金
属膜の形成と化学的機械研磨が１回となり、工程短縮に
よる半導体装置の製造コストの低減が達成できる。
ングされる絶縁膜の中層に、一部に開口部を有しかつ前
記第１のエッチング種によってエッチング不可能な材質
からなるストッパ絶縁膜を配置した後、第１のエッチン
グ種で前記絶縁膜を表面からエッチングして前記ストッ
パ絶縁膜の表面が底となる配線用溝と、前記配線用溝に
連なり前記ストッパ絶縁膜の開口部よりも下の絶縁膜部
分を貫通するスルーホールを同時に形成し、その後、前
記配線用溝およびスルーホールを埋め込むように前記絶
縁膜上に金属膜を堆積させ、ついで前記金属膜を化学的
機械研磨によって研磨して、前記配線用溝内およびスル
ーホール内にのみ金属を残すことによって配線およびス
ルーホール部を同時に形成することから、従来いずれも
複数回必要としたドライエッチングやＣＶＤ法による金
属膜の形成と化学的機械研磨が１回となり、工程短縮に
よる半導体装置の製造コストの低減が達成できる。
【００６１】（２）上層配線が形成される配線用溝の底
はストッパ絶縁膜によって規定される結果、配線用溝の
深さが一定となり、配線の厚さや下層配線と上層配線の
間の絶縁膜の厚さが一定となり、配線抵抗や寄生容量が
一定となり、半導体装置の電気特性が安定する。
はストッパ絶縁膜によって規定される結果、配線用溝の
深さが一定となり、配線の厚さや下層配線と上層配線の
間の絶縁膜の厚さが一定となり、配線抵抗や寄生容量が
一定となり、半導体装置の電気特性が安定する。
【図１】本発明の一実施形態である半導体装置の製造方
法によって製造された半導体装置を示す模式的断面図で
ある。
法によって製造された半導体装置を示す模式的断面図で
ある。
【図２】本実施形態１の半導体装置の製造において、半
導体基板の主面側に下層配線を形成した状態を示す模式
的断面図である。
導体基板の主面側に下層配線を形成した状態を示す模式
的断面図である。
【図３】本実施形態１の半導体装置の製造において、層
間絶縁膜およびストッパ絶縁膜を形成した状態を示す模
式的断面図である。
間絶縁膜およびストッパ絶縁膜を形成した状態を示す模
式的断面図である。
【図４】本実施形態１の半導体装置の製造において、ス
トッパ絶縁膜に開口部を形成した状態を示す模式的断面
図である。
トッパ絶縁膜に開口部を形成した状態を示す模式的断面
図である。
【図５】本実施形態１の半導体装置の製造において、上
層配線形成用の絶縁膜を形成した状態を示す模式的断面
図である。
層配線形成用の絶縁膜を形成した状態を示す模式的断面
図である。
【図６】本実施形態１の半導体装置の製造において、配
線用溝およびスルーホールを形成した状態を示す模式的
断面図である。
線用溝およびスルーホールを形成した状態を示す模式的
断面図である。
【図７】本実施形態１の半導体装置の製造において、配
線形成用金属膜を形成した状態を示す模式的断面図であ
る。
線形成用金属膜を形成した状態を示す模式的断面図であ
る。
１…半導体基板、２…絶縁膜、３…下層配線、４…絶縁
膜、５…配線用溝、６…層間絶縁膜、７…ストッパ絶縁
膜、９…絶縁膜、１０…開口部、１１…配線用溝、１２
…上層配線、１３…スルーホール、１４…スルーホール
部、２０…金属膜、２１，２２…ホトレジスト膜、２３
…金属膜。
膜、５…配線用溝、６…層間絶縁膜、７…ストッパ絶縁
膜、９…絶縁膜、１０…開口部、１１…配線用溝、１２
…上層配線、１３…スルーホール、１４…スルーホール
部、２０…金属膜、２１，２２…ホトレジスト膜、２３
…金属膜。
Claims (6)
- 【請求項１】 第１のエッチング種によってエッチング
される絶縁膜の中層に、一部に開口部を有しかつ前記第
１のエッチング種によってエッチング不可能な材質から
なるストッパ絶縁膜を配置した後、第１のエッチング種
で前記絶縁膜を表面からエッチングして前記ストッパ絶
縁膜の表面が底となる配線用溝と、前記配線用溝に連な
り前記ストッパ絶縁膜の開口部よりも下の絶縁膜部分を
貫通するスルーホールを同時に形成し、その後、前記配
線用溝およびスルーホールを埋め込むように前記絶縁膜
上に金属膜を堆積させ、ついで前記金属膜を化学的機械
研磨によって研磨して、前記配線用溝内およびスルーホ
ール内にのみ金属を残すことによって配線およびスルー
ホール部を同時に形成することを特徴とする配線形成方
法。 - 【請求項２】 前記絶縁膜はＦラジカルでドライエッチ
ング可能なＳｉＮ膜やＳｉＯ2 膜などからなり、前記ス
トッパ絶縁膜はイオンミリングやＣｌラジカルやＢｒラ
ジカルでエッチング可能なＡｌＮ膜や、Ａｌ2 Ｏ3 膜な
どからなることを特徴とする請求項１記載の配線形成方
法。 - 【請求項３】 絶縁膜に貫通状態で埋め込まれた下層配
線と、前記絶縁膜および下層配線上に形成される層間絶
縁膜と、前記層間絶縁膜上に形成されかつ絶縁膜に貫通
状態で埋め込まれた上層配線と、前記層間絶縁膜に選択
的に設けられたスルーホールに充填され前記所定の下層
配線部分と前記所定の上層配線部分を電気的に接続する
導体からなるスルーホール部とを含む配線構造を有する
半導体装置の製造方法であって、前記下層配線および絶
縁膜の上に第１のエッチング種によってエッチングされ
る層間絶縁膜を形成する工程と、前記層間絶縁膜上に第
１のエッチング種によってエッチングされないストッパ
絶縁膜を選択的に形成する工程と、前記ストッパ絶縁膜
および露出する層間絶縁膜上に第１のエッチング種によ
ってエッチングされる上層配線形成用の絶縁膜を形成す
る工程と、前記上層配線形成用の絶縁膜上に選択的にエ
ッチング用マスクを設けた後このエッチング用マスクを
マスクとして第１のエッチング種によって前記上層配線
形成用絶縁膜と前記ストッパ絶縁膜に被われない層間絶
縁膜部分をエッチングして前記ストッパ絶縁膜の表面に
到達する上層配線形成用溝と前記下層配線の表面に到達
するスルーホールを同時に形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項４】 絶縁膜に貫通状態で埋め込まれた下層配
線と、前記絶縁膜および下層配線上に形成される層間絶
縁膜と、前記層間絶縁膜上に形成されかつ絶縁膜に貫通
状態で埋め込まれた上層配線と、前記層間絶縁膜に選択
的に設けられたスルーホールに充填され前記所定の下層
配線部分と前記所定の上層配線部分を電気的に接続する
導体からなるスルーホール部とを含む配線構造を有する
半導体装置の製造方法であって、前記下層配線および絶
縁膜の上に第１のエッチング種によってエッチングされ
る層間絶縁膜を形成する工程と、前記層間絶縁膜上に第
１のエッチング種によってエッチングされないストッパ
絶縁膜を選択的に形成する工程と、前記ストッパ絶縁膜
および露出する層間絶縁膜上に第１のエッチング種によ
ってエッチングされる上層配線形成用の絶縁膜を形成す
る工程と、前記上層配線形成用の絶縁膜上に選択的にエ
ッチング用マスクを設けた後このエッチング用マスクを
マスクとして第１のエッチング種によって前記上層配線
形成用絶縁膜と前記ストッパ絶縁膜に被われない層間絶
縁膜部分をエッチングして前記ストッパ絶縁膜の表面に
到達する上層配線形成用溝と前記下層配線の表面に到達
するスルーホールを同時に形成する工程と、前記スルー
ホールおよび上層配線形成用溝に導体を充填してスルー
ホール部および上層配線を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項５】 前記層間絶縁膜はＦラジカルでドライエ
ッチング可能なＳｉＮ膜やＳｉＯ2 膜などからなり、前
記ストッパ絶縁膜はイオンミリングやＣｌラジカルやＢ
ｒラジカルでエッチング可能なＡｌＮ膜や、Ａｌ2 Ｏ3
膜などからなることを特徴とする請求項３または請求項
４記載の半導体装置の製造方法。 - 【請求項６】 前記上層配線形成用溝およびスルーホー
ルを形成した後、半導体基板の主面側全域にＡｌ，Ａ
ｕ，Ｃｕなどの金属による金属膜を形成し、その後化学
的機械研磨によって前記金属膜を研磨して前記上層配線
形成用溝内およびスルーホール内にのみ金属を残すこと
によって前記上層配線および前記スルーホール部を同時
に形成することを特徴とする請求項３乃至請求項５のい
ずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4967296A JPH09246375A (ja) | 1996-03-07 | 1996-03-07 | 配線形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4967296A JPH09246375A (ja) | 1996-03-07 | 1996-03-07 | 配線形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246375A true JPH09246375A (ja) | 1997-09-19 |
Family
ID=12837672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4967296A Pending JPH09246375A (ja) | 1996-03-07 | 1996-03-07 | 配線形成方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246375A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002528893A (ja) * | 1998-10-22 | 2002-09-03 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄナノ多孔性シリカの低誘電率膜 |
| US6482554B2 (en) | 2000-06-07 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device, photolithography mask and method for manufacturing the same |
| KR100373351B1 (ko) * | 2000-10-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| US7256500B2 (en) | 2002-05-08 | 2007-08-14 | Fujitsu Limited | Semiconductor device using metal nitride as insulating film |
-
1996
- 1996-03-07 JP JP4967296A patent/JPH09246375A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2002528893A (ja) * | 1998-10-22 | 2002-09-03 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄナノ多孔性シリカの低誘電率膜 |
| US6482554B2 (en) | 2000-06-07 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device, photolithography mask and method for manufacturing the same |
| KR100373351B1 (ko) * | 2000-10-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| US7256500B2 (en) | 2002-05-08 | 2007-08-14 | Fujitsu Limited | Semiconductor device using metal nitride as insulating film |
| US8067309B2 (en) | 2002-05-08 | 2011-11-29 | Fujitsu Semiconductor Limited | Semiconductor device using metal nitride as insulating film and its manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3790469B2 (ja) | 半導体装置 | |
| JP3396137B2 (ja) | コンデンサおよびその作製方法 | |
| US4617193A (en) | Planar interconnect for integrated circuits | |
| JP3319555B2 (ja) | 半導体装置の製造方法 | |
| KR101018419B1 (ko) | 싱글 마스크 비아 방법 및 장치 | |
| US5990015A (en) | Dual damascence process | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| US5654216A (en) | Formation of a metal via structure from a composite metal layer | |
| US6008114A (en) | Method of forming dual damascene structure | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0214552A (ja) | 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法 | |
| JPH09246375A (ja) | 配線形成方法および半導体装置の製造方法 | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| JP4145354B2 (ja) | 肉厚導体を有するモノリシックマイクロ波回路の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| US6677193B2 (en) | Method of producing semiconductor device and its structure | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JPH0969561A (ja) | 半導体装置の製造方法 | |
| JPH05206294A (ja) | 集積回路用相互接続 | |
| CN116782758A (zh) | 半导体器件及其制作方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JP4201156B2 (ja) | 半導体装置及びその製造方法 | |
| KR100301045B1 (ko) | 반도체소자의다층배선형성방법 |