JP3575126B2 - 多層配線形成法 - Google Patents
多層配線形成法 Download PDFInfo
- Publication number
- JP3575126B2 JP3575126B2 JP22968795A JP22968795A JP3575126B2 JP 3575126 B2 JP3575126 B2 JP 3575126B2 JP 22968795 A JP22968795 A JP 22968795A JP 22968795 A JP22968795 A JP 22968795A JP 3575126 B2 JP3575126 B2 JP 3575126B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- stopper
- insulating film
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、層間絶縁膜を研磨により平坦化する工程を含む多層配線形成法に関し、特に層間絶縁膜を形成する前に配線材層の上のストッパ材層を所望の配線パターンに従ってパターニングしてストッパ層を形成した後ストッパ層をマスクとして配線材層をパターニングすることにより微細な配線パターニングを可能にし且つ平坦性の向上を図ったものである。
【０００２】
【従来の技術】
従来、ＣＰＭ（化学機械式研磨）等の研磨処理により層間絶縁膜を平坦化する方法としては、層間絶縁膜を形成する前に配線材層及びストッパ材層の積層を配線パターンに従ってパターニングするものが知られている（例えば、特開平６−１８１２０９号公報参照）。図１１及び図１２は、この種の従来法を示すものである。
【０００３】
図１１の工程では、半導体基板１の表面を覆う絶縁膜２の上にＡｌ合金等の配線材層３とＳｉ３ Ｎ４ 等のストッパ材層４とを順次に堆積形成した後、ストッパ材層４の上に所望の配線パターンに従ってレジスト層５Ａ，５Ｂを形成する。そして、レジスト層５Ａ，５Ｂをマスクとする選択的ドライエッチング処理により配線材層３及びストッパ材層４の積層をパターニングする。
【０００４】
この結果、図１２に例示するような配線パターンが得られる。図１２において、Ａは配線が密集した領域、Ｂは配線が疎な領域、３ａ〜３ｄはいずれも配線材層３の残存部からなる配線層、４ａ〜４ｄはいずれもストッパ材層４の残存部からなるストッパ層である。
【０００５】
次に、基板上面には、配線層３ａ〜３ｄ及びストッパ層４ａ〜４ｄを覆って層３，４の合計厚さより厚くＳｉＯ２ 等の層間絶縁膜（図示せず）を形成する。そして、ＣＭＰ処理により層間絶縁膜をストッパ層４ａ〜４ｄに達するまで研磨して平坦化する。
【０００７】
【発明が解決しようとする課題】
上記した従来技術によると、図１１に示すようにレジスト層５Ａ，５Ｂをマスクとしてストッパ材層４及び配線材層３を連続的にパターニングする際にレジスト層５Ａ，５Ｂが破線で示すように上部から削られていく。従って、層３，４の積層をパターニングする間はレジスト層５Ａ，５Ｂがマスク機能を果たすように十分に厚くレジスト層５Ａ，５Ｂを形成する必要がある。
【０００８】
レジスト層を厚くすると、レジストパターニングの際にホトリソグラフィの焦点深度が低下し、微細なパターニングが困難となる。また、ドライエッチングの際にレジスト層５Ａ，５Ｂの間隔が狭い所ではエッチング種が入りにくく、図１２の配線密集領域Ａに示すように配線層３ａ〜３ｃが裾Ｓをひくようになり、配線間短絡を招くことがある。裾Ｓを少なくするためにオーバーエッチング量を多くすると、図１２の疎な配線領域Ｂに示すように絶縁膜２が配線層直下以外の部分Ｒで過剰にエッチングされる。このため、層３ａ〜３ｄ，４ａ〜４ｄを覆って層間絶縁膜を形成すると、層間絶縁膜は、配線密集領域Ａで厚く且つ疎な配線領域Ｂで薄くなりやすい。このような膜厚不均一性は、層間絶縁膜にＣＭＰ処理を施した後も残り、平坦性を悪化させる。
【０００９】
この発明の目的は、研磨により層間絶縁膜を平坦化する多層配線形成法において、微細な配線パターニングを可能にすると共に平坦性を向上させることにある。
【００１０】
【課題を解決するための手段】
この発明に係る多層配線形成法は、
基板の表面を覆う絶縁膜の上に配線材層を形成する工程と、
前記配線材層の上にノンドープのシリケートガラスからなるストッパ材層を形成する工程と、
前記ストッパ材層の上に所望の配線パターンに従うレジスト層を、前記ストッパ材層をパターニングするには足りるが前記配線材層をパターニングするには足りない程度に薄く形成する工程と、
前記レジスト層をマスクとして前記ストッパ材層をパターニングすることにより前記ストッパ材層の一部をストッパ層として残存させる工程と、
前記レジスト層を残した状態で前記ストッパ層をマスクとする選択的エッチング処理により前記配線材層をパターニングすることにより前記配線材層の一部を配線層として残存させると共に前記レジスト層を除去する工程と、
前記絶縁膜の上に前記配線層と前記ストッパ層との積層を覆い且つ該積層より厚くボロン・リン・シリケートガラスからなる層間絶縁膜を形成する工程と、
前記層間絶縁膜を前記ストッパ層に達するまで研磨して平坦化する工程と、
前記ストッパ層に前記配線層に達する接続孔を形成する工程と、
前記層間絶縁膜の上に前記接続孔を介して前記配線層につながる他の配線層を形成する工程と
を含むものである。
【００１１】
このような多層配線形成法にあっては、層間絶縁膜とその上の配線層との間に別の層間絶縁膜を介在させるようにしてもよい。
【００１２】
この発明の方法によれば、ボロン・リン・シリケートガラスからなる層間絶縁膜を平坦化すべく研磨する際に、ノンドープのシリケートガラスからなるストッパ材層をパターニングしてストッパ層を形成した後、ストッパ層をマスクとして配線材層をパターニングして配線層を形成するようにしたので、ストッパ材層のパターニングには薄いレジスト層を使用することができ、従来のように厚いレジスト層を使用する必要性はなくなる。この発明では、ストッパ材層のパターニングに用いるレジスト層は、ストッパ材層をパターニングするには足りるが配線材層をパターニングするには足りない程度に薄く形成し、配線材層をパターニングする際にはストッパ材層のパターニングに用いたレジスト層を残した状態でストッパ層をマスクとして選択エッチング処理を行なうことにより配線層の形成と同時にレジスト層を除去している。
【００１３】
また、層間絶縁膜とその上の配線層との間に別の層間絶縁膜を介在させると、上下の配線層間の距離を介在させる層間絶縁膜の厚さに応じて任意に調整することができ、ストッパ材層及びレジスト層を一層薄くすることができる。
【００１４】
【発明の実施の形態】
図１〜９は、この発明に係る多層配線形成法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００１５】
（１）シリコン等の半導体基板１０の表面を覆うシリコンオキサイド等の絶縁膜１２の上にスパッタ法等により配線材層１４を形成する。配線材層１４の材料としては、Ａｌ，Ｗ，Ｃｕ等を用いることができ、ＬＳＩ製造に使われる配線材料であればいずれも使用可能である。
【００１６】
（２）絶縁材層１４の上にＣＶＤ法等により絶縁性のストッパ材層１６を形成する。ストッパ材層１６の材料としては、研磨対象としての層間絶縁膜より研磨速度が小さいものを用いるが、具体的には、研磨処理及び層間絶縁材に関連して後述する。
【００１７】
（３）ストッパ材層１６の上に周知のホトリソグラフィ処理により所望の配線パターンに従ってレジスト層１８を形成する。レジスト層１８の厚さは、ストッパ層１６をパターニングするには足りるが配線材層１４をパターニングするには足りない程度に薄くしておくとよい。このようにすると、ホトリソグラフィ処理にて焦点深度が深くなり、高精度のパターニングが可能になり、配線の微細化及び配線間隔の狭小化を達成することができる。
【００１８】
（４）レジスト層１８をマスクとする選択的ドライエッチング処理によりストッパ材層１６をパターニングすることによりストッパ層１６Ａ，１６Ｂを形成する。
【００１９】
（５）レジスト層１８を除去した後、ストッパ層１６Ａ，１６Ｂをマスクとする選択的ドライエッチング処理により配線材層１４をパターニングして配線層１４Ａ，１４Ｂを形成する。
【００２０】
（６）絶縁膜１２の上に層１４Ａ，１４Ｂ，１６Ａ，１６Ｂを覆って研磨対象としての層間絶縁膜２０をＣＶＤ法等により形成する。このとき、絶縁膜２０は、配線層１４Ａとストッパ層１６Ａとの積層よりも厚い厚さｔを有するように形成する。
【００２１】
（７）ＣＭＰ等の研磨処理により絶縁膜２０をストッパ層１６Ａ，１６Ｂに達するまで研磨して平坦化する。この場合、ストッパ層１６Ａ，１６Ｂの高さは、配線層１４Ａ，１４Ｂの厚さに対応してほぼ一定であるので、絶縁膜２０の研磨面については良好な平坦性が得られる。
【００２２】
（８）周知のホトリソグラフィ処理及びドライエッチング処理により所望のストッパ層１６Ａに配線層１４Ａに達する接続孔１６ａを形成する。
【００２３】
（９）絶縁膜２０の上にＡｌ又はＡｌ合金等の配線材を被着してパターニングすることにより配線層２２を形成する。配線層２２は、接続孔１６ａを介して配線層１４Ａに接続される。絶縁膜２０の上面が研磨により平坦化されているため、配線層２２は、被覆性よく形成される。
【００２４】
例えばコロイダルシリカとＫＯＨ等のアルカリ溶液とからなる研磨材とを用いるＣＭＰ処理で研磨を行なう場合、ストッパ材層１６と層間絶縁膜（研磨対象）２０との好ましい材料組合せを例示すると、次の表１の通りである。（ ）内には、研磨速度を示す。
【００２５】
【表１】
ここで、「ＮＳＧ」は、ノンドープのシリケートガラスを、「ＢＰＳＧ」は、ボロン・リン・シリケートガラスをそれぞれ表わす。
【００２６】
表１によれば、層間絶縁膜２０としてＮＳＧ膜を用いる場合は、ストッパ材層１６としてＳｉ３Ｎ４層を用いればよく、層間絶縁膜２０としてＢＰＳＧ膜を用いる場合は、ストッパ材層１６としてＳｉ３Ｎ４層又はＮＳＧ層を用いればよいことがわかる。また、Ｓｉ３Ｎ４層の研磨速度は、ＮＳＧ膜の約１／３〜１／７であり、ＮＳＧ層の研磨速度は、ＢＰＳＧ膜の約１／２〜１／５である。なお、表１において、「組合せ１」及び「組合せ２」は比較例として示したものであり、「組合せ３」がこの発明の実施例に相当する。
【００２７】
上記した例では、レジスト層１８を除去した後、ストッパ層１６Ａ，１６Ｂをマスクとして配線材層１４をパターニングしたが、レジスト層１８を除去せずに（残したままで）配線材層１４のパターニングを行なうと、このパターニング中にレジスト層１８が除去されるので、レジスト層１８を除去するための独立した工程が不要となる。
【００２８】
図１０は、上方配線形成工程の変形例を示すものである。この例では、図７の工程の後、基板上面に層間絶縁膜２４をＣＶＤ法等により形成する。絶縁膜２４の材料としては、絶縁膜２０と同種のものでもよく、異種のものでもよい。例えば、絶縁膜２０としてＢＰＳＧ膜を用いた場合、絶縁膜２４としてはＢＰＳＧ膜を用いることができる。
【００２９】
次に、所望のストッパ層１６Ａと絶縁膜２４との積層に周知のホトリソグラフィ及びドライエッチング処理により配線層１４Ａに達する接続孔２４ａを形成する。そして、絶縁膜２４の上にＡｌ又はＡｌ合金等の配線材を被着してパターニングすることにより配線層２６を形成する。配線層２６は、接続孔２４ａを介して配線層１４Ａに接続される。絶縁膜２０の上面が平坦化されているため、絶縁膜２４及び配線層２６は、被覆性よく形成される。
【００３０】
図１０の方法によると、配線層１４Ａ，１４Ｂ及び配線層２６の間の距離を絶縁膜２４の形成厚さに応じて任意に調整可能となるので、図２に対応する工程ではストッパ材層を薄く形成することができ、図３に対応する工程ではレジスト層を薄く形成することができる。従って、一層微細な配線パターニングが可能になる。
【００３１】
【発明の効果】
以上のように、この発明によれば、ボロン・リン・シリケートガラスからなる層間絶縁膜を平坦化すべく研磨する際に、ノンドープのシリケートガラスからなるストッパ材層をパターニングしてストッパ層を形成した後ストッパ層をマスクとして配線パターニングを行なうことでストッパ材層のパターニングに薄いレジスト層を使えるようにしたので、微細な配線パターニング（配線の微細化及び配線間隔の狭小化）が可能になる効果が得られる。また、オーバーエッチング量を減らせるので、平坦性が向上する効果もある。さらに、ストッパ材層のパターニングに用いたレジスト層を配線層の形成と同時に除去するようにしたので、レジスト層を除去するための独立の工程が不要となる効果もある。
【００３２】
その上、層間絶縁膜とその上の配線層との間に他の層間絶縁膜を介在させると、ストッパ材層及びレジスト層を一層薄くすることができ、一層微細な配線パターニングが可能になる効果もある。
【図面の簡単な説明】
【図１】この発明に係る多層配線形成法における配線材被着工程を示す基板断面図である。
【図２】図１の工程に続くストッパ材層形成工程を示す基板断面図である。
【図３】図２の工程に続くレジスト層形成工程を示す基板断面図である。
【図４】図３の工程に続くストッパ層形成工程を示す基板断面図である。
【図５】図４の工程に続く配線パターニング工程を示す基板断面図である。
【図６】図５の工程に続く絶縁膜形成工程を示す基板断面図である。
【図７】図６の工程に続く研磨工程を示す基板断面図である。
【図８】図７の工程に続く接続孔形成工程を示す基板断面図である。
【図９】図８の工程に続く配線層形成工程を示す基板断面図である。
【図１０】上方配線形成工程の変形例を説明するための基板断面図である。
【図１１】従来の配線パターニング工程の一例を示す基板断面図である。
【図１２】従来の配線パターニング状況を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２，２０，２４：絶縁膜、１４：配線材層、１４Ａ，１４Ｂ，２２，２６：配線層、１６：ストッパ材層、１６Ａ，１６Ｂ：ストッパ層。
【発明の属する技術分野】
この発明は、層間絶縁膜を研磨により平坦化する工程を含む多層配線形成法に関し、特に層間絶縁膜を形成する前に配線材層の上のストッパ材層を所望の配線パターンに従ってパターニングしてストッパ層を形成した後ストッパ層をマスクとして配線材層をパターニングすることにより微細な配線パターニングを可能にし且つ平坦性の向上を図ったものである。
【０００２】
【従来の技術】
従来、ＣＰＭ（化学機械式研磨）等の研磨処理により層間絶縁膜を平坦化する方法としては、層間絶縁膜を形成する前に配線材層及びストッパ材層の積層を配線パターンに従ってパターニングするものが知られている（例えば、特開平６−１８１２０９号公報参照）。図１１及び図１２は、この種の従来法を示すものである。
【０００３】
図１１の工程では、半導体基板１の表面を覆う絶縁膜２の上にＡｌ合金等の配線材層３とＳｉ３ Ｎ４ 等のストッパ材層４とを順次に堆積形成した後、ストッパ材層４の上に所望の配線パターンに従ってレジスト層５Ａ，５Ｂを形成する。そして、レジスト層５Ａ，５Ｂをマスクとする選択的ドライエッチング処理により配線材層３及びストッパ材層４の積層をパターニングする。
【０００４】
この結果、図１２に例示するような配線パターンが得られる。図１２において、Ａは配線が密集した領域、Ｂは配線が疎な領域、３ａ〜３ｄはいずれも配線材層３の残存部からなる配線層、４ａ〜４ｄはいずれもストッパ材層４の残存部からなるストッパ層である。
【０００５】
次に、基板上面には、配線層３ａ〜３ｄ及びストッパ層４ａ〜４ｄを覆って層３，４の合計厚さより厚くＳｉＯ２ 等の層間絶縁膜（図示せず）を形成する。そして、ＣＭＰ処理により層間絶縁膜をストッパ層４ａ〜４ｄに達するまで研磨して平坦化する。
【０００７】
【発明が解決しようとする課題】
上記した従来技術によると、図１１に示すようにレジスト層５Ａ，５Ｂをマスクとしてストッパ材層４及び配線材層３を連続的にパターニングする際にレジスト層５Ａ，５Ｂが破線で示すように上部から削られていく。従って、層３，４の積層をパターニングする間はレジスト層５Ａ，５Ｂがマスク機能を果たすように十分に厚くレジスト層５Ａ，５Ｂを形成する必要がある。
【０００８】
レジスト層を厚くすると、レジストパターニングの際にホトリソグラフィの焦点深度が低下し、微細なパターニングが困難となる。また、ドライエッチングの際にレジスト層５Ａ，５Ｂの間隔が狭い所ではエッチング種が入りにくく、図１２の配線密集領域Ａに示すように配線層３ａ〜３ｃが裾Ｓをひくようになり、配線間短絡を招くことがある。裾Ｓを少なくするためにオーバーエッチング量を多くすると、図１２の疎な配線領域Ｂに示すように絶縁膜２が配線層直下以外の部分Ｒで過剰にエッチングされる。このため、層３ａ〜３ｄ，４ａ〜４ｄを覆って層間絶縁膜を形成すると、層間絶縁膜は、配線密集領域Ａで厚く且つ疎な配線領域Ｂで薄くなりやすい。このような膜厚不均一性は、層間絶縁膜にＣＭＰ処理を施した後も残り、平坦性を悪化させる。
【０００９】
この発明の目的は、研磨により層間絶縁膜を平坦化する多層配線形成法において、微細な配線パターニングを可能にすると共に平坦性を向上させることにある。
【００１０】
【課題を解決するための手段】
この発明に係る多層配線形成法は、
基板の表面を覆う絶縁膜の上に配線材層を形成する工程と、
前記配線材層の上にノンドープのシリケートガラスからなるストッパ材層を形成する工程と、
前記ストッパ材層の上に所望の配線パターンに従うレジスト層を、前記ストッパ材層をパターニングするには足りるが前記配線材層をパターニングするには足りない程度に薄く形成する工程と、
前記レジスト層をマスクとして前記ストッパ材層をパターニングすることにより前記ストッパ材層の一部をストッパ層として残存させる工程と、
前記レジスト層を残した状態で前記ストッパ層をマスクとする選択的エッチング処理により前記配線材層をパターニングすることにより前記配線材層の一部を配線層として残存させると共に前記レジスト層を除去する工程と、
前記絶縁膜の上に前記配線層と前記ストッパ層との積層を覆い且つ該積層より厚くボロン・リン・シリケートガラスからなる層間絶縁膜を形成する工程と、
前記層間絶縁膜を前記ストッパ層に達するまで研磨して平坦化する工程と、
前記ストッパ層に前記配線層に達する接続孔を形成する工程と、
前記層間絶縁膜の上に前記接続孔を介して前記配線層につながる他の配線層を形成する工程と
を含むものである。
【００１１】
このような多層配線形成法にあっては、層間絶縁膜とその上の配線層との間に別の層間絶縁膜を介在させるようにしてもよい。
【００１２】
この発明の方法によれば、ボロン・リン・シリケートガラスからなる層間絶縁膜を平坦化すべく研磨する際に、ノンドープのシリケートガラスからなるストッパ材層をパターニングしてストッパ層を形成した後、ストッパ層をマスクとして配線材層をパターニングして配線層を形成するようにしたので、ストッパ材層のパターニングには薄いレジスト層を使用することができ、従来のように厚いレジスト層を使用する必要性はなくなる。この発明では、ストッパ材層のパターニングに用いるレジスト層は、ストッパ材層をパターニングするには足りるが配線材層をパターニングするには足りない程度に薄く形成し、配線材層をパターニングする際にはストッパ材層のパターニングに用いたレジスト層を残した状態でストッパ層をマスクとして選択エッチング処理を行なうことにより配線層の形成と同時にレジスト層を除去している。
【００１３】
また、層間絶縁膜とその上の配線層との間に別の層間絶縁膜を介在させると、上下の配線層間の距離を介在させる層間絶縁膜の厚さに応じて任意に調整することができ、ストッパ材層及びレジスト層を一層薄くすることができる。
【００１４】
【発明の実施の形態】
図１〜９は、この発明に係る多層配線形成法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００１５】
（１）シリコン等の半導体基板１０の表面を覆うシリコンオキサイド等の絶縁膜１２の上にスパッタ法等により配線材層１４を形成する。配線材層１４の材料としては、Ａｌ，Ｗ，Ｃｕ等を用いることができ、ＬＳＩ製造に使われる配線材料であればいずれも使用可能である。
【００１６】
（２）絶縁材層１４の上にＣＶＤ法等により絶縁性のストッパ材層１６を形成する。ストッパ材層１６の材料としては、研磨対象としての層間絶縁膜より研磨速度が小さいものを用いるが、具体的には、研磨処理及び層間絶縁材に関連して後述する。
【００１７】
（３）ストッパ材層１６の上に周知のホトリソグラフィ処理により所望の配線パターンに従ってレジスト層１８を形成する。レジスト層１８の厚さは、ストッパ層１６をパターニングするには足りるが配線材層１４をパターニングするには足りない程度に薄くしておくとよい。このようにすると、ホトリソグラフィ処理にて焦点深度が深くなり、高精度のパターニングが可能になり、配線の微細化及び配線間隔の狭小化を達成することができる。
【００１８】
（４）レジスト層１８をマスクとする選択的ドライエッチング処理によりストッパ材層１６をパターニングすることによりストッパ層１６Ａ，１６Ｂを形成する。
【００１９】
（５）レジスト層１８を除去した後、ストッパ層１６Ａ，１６Ｂをマスクとする選択的ドライエッチング処理により配線材層１４をパターニングして配線層１４Ａ，１４Ｂを形成する。
【００２０】
（６）絶縁膜１２の上に層１４Ａ，１４Ｂ，１６Ａ，１６Ｂを覆って研磨対象としての層間絶縁膜２０をＣＶＤ法等により形成する。このとき、絶縁膜２０は、配線層１４Ａとストッパ層１６Ａとの積層よりも厚い厚さｔを有するように形成する。
【００２１】
（７）ＣＭＰ等の研磨処理により絶縁膜２０をストッパ層１６Ａ，１６Ｂに達するまで研磨して平坦化する。この場合、ストッパ層１６Ａ，１６Ｂの高さは、配線層１４Ａ，１４Ｂの厚さに対応してほぼ一定であるので、絶縁膜２０の研磨面については良好な平坦性が得られる。
【００２２】
（８）周知のホトリソグラフィ処理及びドライエッチング処理により所望のストッパ層１６Ａに配線層１４Ａに達する接続孔１６ａを形成する。
【００２３】
（９）絶縁膜２０の上にＡｌ又はＡｌ合金等の配線材を被着してパターニングすることにより配線層２２を形成する。配線層２２は、接続孔１６ａを介して配線層１４Ａに接続される。絶縁膜２０の上面が研磨により平坦化されているため、配線層２２は、被覆性よく形成される。
【００２４】
例えばコロイダルシリカとＫＯＨ等のアルカリ溶液とからなる研磨材とを用いるＣＭＰ処理で研磨を行なう場合、ストッパ材層１６と層間絶縁膜（研磨対象）２０との好ましい材料組合せを例示すると、次の表１の通りである。（ ）内には、研磨速度を示す。
【００２５】
【表１】
【００２６】
表１によれば、層間絶縁膜２０としてＮＳＧ膜を用いる場合は、ストッパ材層１６としてＳｉ３Ｎ４層を用いればよく、層間絶縁膜２０としてＢＰＳＧ膜を用いる場合は、ストッパ材層１６としてＳｉ３Ｎ４層又はＮＳＧ層を用いればよいことがわかる。また、Ｓｉ３Ｎ４層の研磨速度は、ＮＳＧ膜の約１／３〜１／７であり、ＮＳＧ層の研磨速度は、ＢＰＳＧ膜の約１／２〜１／５である。なお、表１において、「組合せ１」及び「組合せ２」は比較例として示したものであり、「組合せ３」がこの発明の実施例に相当する。
【００２７】
上記した例では、レジスト層１８を除去した後、ストッパ層１６Ａ，１６Ｂをマスクとして配線材層１４をパターニングしたが、レジスト層１８を除去せずに（残したままで）配線材層１４のパターニングを行なうと、このパターニング中にレジスト層１８が除去されるので、レジスト層１８を除去するための独立した工程が不要となる。
【００２８】
図１０は、上方配線形成工程の変形例を示すものである。この例では、図７の工程の後、基板上面に層間絶縁膜２４をＣＶＤ法等により形成する。絶縁膜２４の材料としては、絶縁膜２０と同種のものでもよく、異種のものでもよい。例えば、絶縁膜２０としてＢＰＳＧ膜を用いた場合、絶縁膜２４としてはＢＰＳＧ膜を用いることができる。
【００２９】
次に、所望のストッパ層１６Ａと絶縁膜２４との積層に周知のホトリソグラフィ及びドライエッチング処理により配線層１４Ａに達する接続孔２４ａを形成する。そして、絶縁膜２４の上にＡｌ又はＡｌ合金等の配線材を被着してパターニングすることにより配線層２６を形成する。配線層２６は、接続孔２４ａを介して配線層１４Ａに接続される。絶縁膜２０の上面が平坦化されているため、絶縁膜２４及び配線層２６は、被覆性よく形成される。
【００３０】
図１０の方法によると、配線層１４Ａ，１４Ｂ及び配線層２６の間の距離を絶縁膜２４の形成厚さに応じて任意に調整可能となるので、図２に対応する工程ではストッパ材層を薄く形成することができ、図３に対応する工程ではレジスト層を薄く形成することができる。従って、一層微細な配線パターニングが可能になる。
【００３１】
【発明の効果】
以上のように、この発明によれば、ボロン・リン・シリケートガラスからなる層間絶縁膜を平坦化すべく研磨する際に、ノンドープのシリケートガラスからなるストッパ材層をパターニングしてストッパ層を形成した後ストッパ層をマスクとして配線パターニングを行なうことでストッパ材層のパターニングに薄いレジスト層を使えるようにしたので、微細な配線パターニング（配線の微細化及び配線間隔の狭小化）が可能になる効果が得られる。また、オーバーエッチング量を減らせるので、平坦性が向上する効果もある。さらに、ストッパ材層のパターニングに用いたレジスト層を配線層の形成と同時に除去するようにしたので、レジスト層を除去するための独立の工程が不要となる効果もある。
【００３２】
その上、層間絶縁膜とその上の配線層との間に他の層間絶縁膜を介在させると、ストッパ材層及びレジスト層を一層薄くすることができ、一層微細な配線パターニングが可能になる効果もある。
【図面の簡単な説明】
【図１】この発明に係る多層配線形成法における配線材被着工程を示す基板断面図である。
【図２】図１の工程に続くストッパ材層形成工程を示す基板断面図である。
【図３】図２の工程に続くレジスト層形成工程を示す基板断面図である。
【図４】図３の工程に続くストッパ層形成工程を示す基板断面図である。
【図５】図４の工程に続く配線パターニング工程を示す基板断面図である。
【図６】図５の工程に続く絶縁膜形成工程を示す基板断面図である。
【図７】図６の工程に続く研磨工程を示す基板断面図である。
【図８】図７の工程に続く接続孔形成工程を示す基板断面図である。
【図９】図８の工程に続く配線層形成工程を示す基板断面図である。
【図１０】上方配線形成工程の変形例を説明するための基板断面図である。
【図１１】従来の配線パターニング工程の一例を示す基板断面図である。
【図１２】従来の配線パターニング状況を示す基板断面図である。
【符号の説明】
１０：半導体基板、１２，２０，２４：絶縁膜、１４：配線材層、１４Ａ，１４Ｂ，２２，２６：配線層、１６：ストッパ材層、１６Ａ，１６Ｂ：ストッパ層。
Claims (2)
- 基板の表面を覆う絶縁膜の上に配線材層を形成する工程と、
前記配線材層の上にノンドープのシリケートガラスからなるストッパ材層を形成する工程と、
前記ストッパ材層の上に所望の配線パターンに従うレジスト層を、前記ストッパ材層をパターニングするには足りるが前記配線材層をパターニングするには足りない程度に薄く形成する工程と、
前記レジスト層をマスクとして前記ストッパ材層をパターニングすることにより前記ストッパ材層の一部をストッパ層として残存させる工程と、
前記レジスト層を残した状態で前記ストッパ層をマスクとする選択的エッチング処理により前記配線材層をパターニングすることにより前記配線材層の一部を配線層として残存させると共に前記レジスト層を除去する工程と、
前記絶縁膜の上に前記配線層と前記ストッパ層との積層を覆い且つ該積層より厚くボロン・リン・シリケートガラスからなる層間絶縁膜を形成する工程と、
前記層間絶縁膜を前記ストッパ層に達するまで研磨して平坦化する工程と、
前記ストッパ層に前記配線層に達する接続孔を形成する工程と、
前記層間絶縁膜の上に前記接続孔を介して前記配線層につながる他の配線層を形成する工程と
を含む多層配線形成法。 - 基板の表面を覆う絶縁膜の上に配線材層を形成する工程と、
前記配線材層の上にノンドープのシリケートガラスからなるストッパ材層を形成する工程と、
前記ストッパ材層の上に所望の配線パターンに従うレジスト層を、前記ストッパ材層をパターニングするには足りるが前記配線材層をパターニングするには足りない程度に薄く形成する工程と、
前記レジスト層をマスクとして前記ストッパ材層をパターニングすることにより前記ストッパ材層の一部をストッパ層として残存させる工程と、
前記レジスト層を残した状態で前記ストッパ層をマスクとする選択的エッチング処理により前記配線材層をパターニングすることにより前記配線材層の一部を配線層として残存させると共に前記レジスト層を除去する工程と、
前記絶縁膜の上に前記配線層と前記ストッパ層との積層を覆い且つ該積層より厚くボロン・リン・シリケートガラスからなる第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を前記ストッパ層に達するまで研磨して平坦化する工程と、
前記第１の層間絶縁膜の平坦化面の上に第２の層間絶縁膜を形成する工程と、
前記ストッパ層と前記第２の層間絶縁膜との積層に前記配線層に達する接続孔を形成する工程と、
前記第２の層間絶縁膜の上に前記接続孔を介して前記配線層につながる他の配線層を形成する工程と
を含む多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22968795A JP3575126B2 (ja) | 1995-08-15 | 1995-08-15 | 多層配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22968795A JP3575126B2 (ja) | 1995-08-15 | 1995-08-15 | 多層配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955383A JPH0955383A (ja) | 1997-02-25 |
| JP3575126B2 true JP3575126B2 (ja) | 2004-10-13 |
Family
ID=16896131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22968795A Expired - Fee Related JP3575126B2 (ja) | 1995-08-15 | 1995-08-15 | 多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575126B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0961315A1 (en) * | 1998-05-19 | 1999-12-01 | Lucent Technologies Inc. | Chemical mechanical polishing process for integrated circuits using a patterned stop layer |
-
1995
- 1995-08-15 JP JP22968795A patent/JP3575126B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0955383A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753967A (en) | Damascene process for reduced feature size | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| JPH07245305A (ja) | 配線形成法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JPH11154675A (ja) | 半導体装置及びその製造方法 | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| KR100445506B1 (ko) | 반도체장치의 제조방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH08236621A (ja) | 半導体装置の製造方法 | |
| JPH07297283A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH06252141A (ja) | 半導体装置の製造方法 | |
| JPH07297184A (ja) | 層間絶縁膜の平坦化方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08162526A (ja) | 多層配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |