JPH07297283A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH07297283A JPH07297283A JP22569394A JP22569394A JPH07297283A JP H07297283 A JPH07297283 A JP H07297283A JP 22569394 A JP22569394 A JP 22569394A JP 22569394 A JP22569394 A JP 22569394A JP H07297283 A JPH07297283 A JP H07297283A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- wiring layer
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アライメントずれに起因するボイドが防止で
きて、信頼性の高い配線構造を有し、しかもホールと下
地配線のアライメント余裕を減少させることができる半
導体集積回路装置を、少ない工程数で提供する。 【構成】 第１層間絶縁膜１上にＡｌ膜をスパッタ法で
成膜し、ＲＩＥによりＡｌ膜をエッチングして金属配線
層５を形成し、ＰＥＣＶＤにより金属配線層５上に第２
層間絶縁膜２を形成し、ＣＭＰにより第２層間絶縁膜２
を、金属配線層５の上面が露出するまで研磨して表面を
平坦化し、該平坦化面上に、エッチングストッパー９と
してＳｉＮ膜をＰＥＣＶＤにより形成し、ＰＥＣＶＤに
より該ＳｉＮ膜上に再び第２層間絶縁膜２を形成し、最
後にＲＩＥによりホールを形成する。このようにして、
ホールの開孔領域部分の金属配線層５の上面およびその
周辺に第１、第２の層間絶縁膜１，２に対してエッチン
グ選択性を持つ薄膜（上記ＳｉＮ膜）を設ける。
きて、信頼性の高い配線構造を有し、しかもホールと下
地配線のアライメント余裕を減少させることができる半
導体集積回路装置を、少ない工程数で提供する。 【構成】 第１層間絶縁膜１上にＡｌ膜をスパッタ法で
成膜し、ＲＩＥによりＡｌ膜をエッチングして金属配線
層５を形成し、ＰＥＣＶＤにより金属配線層５上に第２
層間絶縁膜２を形成し、ＣＭＰにより第２層間絶縁膜２
を、金属配線層５の上面が露出するまで研磨して表面を
平坦化し、該平坦化面上に、エッチングストッパー９と
してＳｉＮ膜をＰＥＣＶＤにより形成し、ＰＥＣＶＤに
より該ＳｉＮ膜上に再び第２層間絶縁膜２を形成し、最
後にＲＩＥによりホールを形成する。このようにして、
ホールの開孔領域部分の金属配線層５の上面およびその
周辺に第１、第２の層間絶縁膜１，２に対してエッチン
グ選択性を持つ薄膜（上記ＳｉＮ膜）を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に係り、特に多層配線間の接続をより
正確に行うことができる半導体集積回路の構造およびそ
の製造方法に関する。
よびその製造方法に係り、特に多層配線間の接続をより
正確に行うことができる半導体集積回路の構造およびそ
の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路において、集積度の向上
のためには多層配線プロセスは必須技術である。この多
層配線プロセスにおいて、上下の配線間の接続は、ホー
ル（コンタクトホールまたはスルーホール）を介して行
われる。
のためには多層配線プロセスは必須技術である。この多
層配線プロセスにおいて、上下の配線間の接続は、ホー
ル（コンタクトホールまたはスルーホール）を介して行
われる。
【０００３】ところで、図８に示すようにホール１３の
開孔時にアライメントずれ４が生じると、ホール１３が
正規の位置からずれてしまい、所定部分以外の領域（基
板、下層配線）との短絡が発生する原因となる。なお図
８において、１は第１層間絶縁膜、２は第２層間絶縁
膜、３はレジスト、５は金属配線層（メタル）、６はメ
タル，ＰＳである。
開孔時にアライメントずれ４が生じると、ホール１３が
正規の位置からずれてしまい、所定部分以外の領域（基
板、下層配線）との短絡が発生する原因となる。なお図
８において、１は第１層間絶縁膜、２は第２層間絶縁
膜、３はレジスト、５は金属配線層（メタル）、６はメ
タル，ＰＳである。
【０００４】上記問題に対する対策として、従来は図９
および図１０に示すように、下地の配線領域をホール１
３の面積よりも大きくして、アライメントが多少ずれて
も、所定部分以外の領域と短絡せぬように、下地の配線
領域にアライメント余裕１０を持たせていた。
および図１０に示すように、下地の配線領域をホール１
３の面積よりも大きくして、アライメントが多少ずれて
も、所定部分以外の領域と短絡せぬように、下地の配線
領域にアライメント余裕１０を持たせていた。
【０００５】しかし、このような配線構造は集積度の向
上に対してはマイナス要因となるために、さらなる改良
手段が、例えば特開昭６３−２２４２４０号公報に提案
されている。この公報においては、多層配線間を接続す
る所定部分の側壁部または周囲に、層間絶縁膜に対して
エッチング選択性を有する絶縁膜（ＳｉＮ，ＳＯＧ／Ｓ
ｉＮ）を形成することが提案されており、このような構
造とすることにより、ホールが所定の位置からずれても
前記エッチング選択性を有する絶縁膜によって基板や下
層配線が保護され、短絡が防止される。
上に対してはマイナス要因となるために、さらなる改良
手段が、例えば特開昭６３−２２４２４０号公報に提案
されている。この公報においては、多層配線間を接続す
る所定部分の側壁部または周囲に、層間絶縁膜に対して
エッチング選択性を有する絶縁膜（ＳｉＮ，ＳＯＧ／Ｓ
ｉＮ）を形成することが提案されており、このような構
造とすることにより、ホールが所定の位置からずれても
前記エッチング選択性を有する絶縁膜によって基板や下
層配線が保護され、短絡が防止される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記公
報記載の技術においては図１１のように、アライメント
ずれ４によりホール１３が所定位置からずれた場合、配
線端部にホール１３よりも小さな穴７が空いてしまうと
いう問題がある。この穴７をメタルで埋め込むことは非
常に困難であり、ボイドとして残り、製品の信頼性低下
につながる。また、絶縁膜８（ＳｉＮ）の形成や該絶縁
膜をエッチバックする工程が増えるという欠点もある。
報記載の技術においては図１１のように、アライメント
ずれ４によりホール１３が所定位置からずれた場合、配
線端部にホール１３よりも小さな穴７が空いてしまうと
いう問題がある。この穴７をメタルで埋め込むことは非
常に困難であり、ボイドとして残り、製品の信頼性低下
につながる。また、絶縁膜８（ＳｉＮ）の形成や該絶縁
膜をエッチバックする工程が増えるという欠点もある。
【０００７】本発明の目的は、上記アライメントずれに
起因するボイドを防止するともに、少ない工程数にて信
頼性の高い配線構造を有する半導体集積回路装置および
その製造方法を提供することである。また、本発明の目
的は、ホールとその下地配線のアライメント余裕を減ら
すことができる配線構造およびその製造方法を提供する
ことにある。
起因するボイドを防止するともに、少ない工程数にて信
頼性の高い配線構造を有する半導体集積回路装置および
その製造方法を提供することである。また、本発明の目
的は、ホールとその下地配線のアライメント余裕を減ら
すことができる配線構造およびその製造方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は多層配線におけるホールの開孔領域部分の
金属配線層の上面およびその周辺に、または前記金属配
線層の下面およびその周辺に、層間絶縁膜に対してエッ
チング選択性を持つ薄膜（エッチングストッパー）を設
けることを特徴とする。
に、本発明は多層配線におけるホールの開孔領域部分の
金属配線層の上面およびその周辺に、または前記金属配
線層の下面およびその周辺に、層間絶縁膜に対してエッ
チング選択性を持つ薄膜（エッチングストッパー）を設
けることを特徴とする。
【０００９】すなわち、請求項１に係る半導体集積回路
装置は、半導体基板上に第１層間絶縁膜、金属配線層、
第２層間絶縁膜を順次形成した半導体集積回路装置にお
いて、金属配線層の上面と第２層間絶縁膜の界面、およ
び金属配線層の上面端部から０．１μｍ以上の領域の第
２層間絶縁膜内部に、第１，第２層間絶縁膜に対してエ
ッチング選択性をもつ薄膜を形成したことを特徴とす
る。
装置は、半導体基板上に第１層間絶縁膜、金属配線層、
第２層間絶縁膜を順次形成した半導体集積回路装置にお
いて、金属配線層の上面と第２層間絶縁膜の界面、およ
び金属配線層の上面端部から０．１μｍ以上の領域の第
２層間絶縁膜内部に、第１，第２層間絶縁膜に対してエ
ッチング選択性をもつ薄膜を形成したことを特徴とす
る。
【００１０】また、請求項２に係る半導体集積回路装置
は、半導体基板上に第１層間絶縁膜、金属配線層、第２
層間絶縁膜を順次形成した半導体集積回路装置におい
て、金属配線層の下面と第１層間絶縁膜の界面、および
金属配線層の下面端部から０．１μｍ以上の領域の第
１，第２層間絶縁膜の界面に、第１，第２層間絶縁膜に
対してエッチング選択性をもつ薄膜を形成したことを特
徴とする。
は、半導体基板上に第１層間絶縁膜、金属配線層、第２
層間絶縁膜を順次形成した半導体集積回路装置におい
て、金属配線層の下面と第１層間絶縁膜の界面、および
金属配線層の下面端部から０．１μｍ以上の領域の第
１，第２層間絶縁膜の界面に、第１，第２層間絶縁膜に
対してエッチング選択性をもつ薄膜を形成したことを特
徴とする。
【００１１】また、請求項３に係る半導体集積回路装置
は、請求項１または２において前記薄膜の形成領域
が、、金属配線層の上面およびその上面端部から０．２
μｍまでの範囲内かまたは金属配線層の下面およびその
下面端部から０．２μｍまでの範囲内であることを特徴
とする金属配線層の上面および、その上面端部から０．
２μｍまでの範囲内であることを特徴とする。
は、請求項１または２において前記薄膜の形成領域
が、、金属配線層の上面およびその上面端部から０．２
μｍまでの範囲内かまたは金属配線層の下面およびその
下面端部から０．２μｍまでの範囲内であることを特徴
とする金属配線層の上面および、その上面端部から０．
２μｍまでの範囲内であることを特徴とする。
【００１２】また、請求項４に係る半導体集積回路装置
は、請求項１または２において、前記薄膜が窒化シリコ
ンであることを特徴とする。
は、請求項１または２において、前記薄膜が窒化シリコ
ンであることを特徴とする。
【００１３】また、請求項５に係る半導体集積回路装置
は、請求項１または２において、前記薄膜が窒化チタン
であることを特徴とする。
は、請求項１または２において、前記薄膜が窒化チタン
であることを特徴とする。
【００１４】一方、請求項６に係る半導体集積回路装置
の製造方法は、請求項１記載の半導体集積回路装置を製
造するためのものであって、ＳｉＯ2 の第１層間絶縁膜
上に金属膜をスパッタ法により成膜し、ＲＩＥにより前
記金属膜についてパターニングを行って金属配線層を形
成し、ＰＥＣＶＤによりＳｉＯ2 の第２層間絶縁膜を前
記金属配線層上に形成し、化学的機械的研磨により前記
金属配線層の上面が露出するまで前記第２層間絶縁膜を
除去するとともに研磨面を平坦化し、該平坦化面上に第
１，第２層間絶縁膜に対してエッチング選択性をもつ薄
膜としてＳｉＮ膜（窒化シリコン膜）をＰＥＣＶＤによ
り形成し、該薄膜上に再びＳｉＯ2 の第２層間絶縁膜を
ＰＥＣＶＤにより形成し、この第２層間絶縁膜の所定部
分にＲＩＥによりホールを形成することを特徴とする。
の製造方法は、請求項１記載の半導体集積回路装置を製
造するためのものであって、ＳｉＯ2 の第１層間絶縁膜
上に金属膜をスパッタ法により成膜し、ＲＩＥにより前
記金属膜についてパターニングを行って金属配線層を形
成し、ＰＥＣＶＤによりＳｉＯ2 の第２層間絶縁膜を前
記金属配線層上に形成し、化学的機械的研磨により前記
金属配線層の上面が露出するまで前記第２層間絶縁膜を
除去するとともに研磨面を平坦化し、該平坦化面上に第
１，第２層間絶縁膜に対してエッチング選択性をもつ薄
膜としてＳｉＮ膜（窒化シリコン膜）をＰＥＣＶＤによ
り形成し、該薄膜上に再びＳｉＯ2 の第２層間絶縁膜を
ＰＥＣＶＤにより形成し、この第２層間絶縁膜の所定部
分にＲＩＥによりホールを形成することを特徴とする。
【００１５】さらに、請求項７に係る半導体集積回路装
置の製造方法も、請求項１記載の半導体集積回路装置を
製造するためのものであって、ＳｉＯ2 の第１層間絶縁
膜上に金属膜をスパッタ法により成膜し、第１，第２層
間絶縁膜に対してエッチング選択性をもつ薄膜としてＳ
ｉＮ膜を前記金属膜上に、ＣＶＤまたは反応性スパッタ
ー法により形成することにより金属膜と前記薄膜との積
層膜を形成し、ＲＩＥにより前記薄膜をエッチングする
ことによって該薄膜のパターン幅を、所望の最終的な金
属配線層の幅にアライメント余裕を加えたものとなし、
ＲＩＥにより前記金属膜の両側を互いに等しい幅でサイ
ドエッチングすることによって、金属配線層をパターニ
ングするとともに該金属配線層の幅を、前記所望の最終
的な幅となし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工程、お
よびエッチバック＋ＰＥＴＥＯＳ成膜工程により、前記
薄膜上にＳｉＯ2 の第２層間絶縁膜を形成し、この第２
層間絶縁膜の所定部分にＲＩＥによりホールを形成する
ことを特徴とする。
置の製造方法も、請求項１記載の半導体集積回路装置を
製造するためのものであって、ＳｉＯ2 の第１層間絶縁
膜上に金属膜をスパッタ法により成膜し、第１，第２層
間絶縁膜に対してエッチング選択性をもつ薄膜としてＳ
ｉＮ膜を前記金属膜上に、ＣＶＤまたは反応性スパッタ
ー法により形成することにより金属膜と前記薄膜との積
層膜を形成し、ＲＩＥにより前記薄膜をエッチングする
ことによって該薄膜のパターン幅を、所望の最終的な金
属配線層の幅にアライメント余裕を加えたものとなし、
ＲＩＥにより前記金属膜の両側を互いに等しい幅でサイ
ドエッチングすることによって、金属配線層をパターニ
ングするとともに該金属配線層の幅を、前記所望の最終
的な幅となし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工程、お
よびエッチバック＋ＰＥＴＥＯＳ成膜工程により、前記
薄膜上にＳｉＯ2 の第２層間絶縁膜を形成し、この第２
層間絶縁膜の所定部分にＲＩＥによりホールを形成する
ことを特徴とする。
【００１６】さらに、請求項８に係る半導体集積回路装
置の製造方法も、請求項１記載の半導体集積回路装置を
製造するためのものであって、ＳｉＯ2 の第１層間絶縁
膜上にスパッタ法より、金属膜ついで第１，第２層間絶
縁膜に対してエッチング選択性をもつ薄膜としてＴｉＮ
膜を形成することによって金属膜とＴｉＮ膜との積層膜
を形成し、該積層膜をＲＩＥによりエッチングすること
により、前記ＴｉＮ膜のパターン幅を、所望の最終的な
金属配線層の幅にアライメント余裕を加えたものとなす
のと並行して、前記金属膜の両側を互いに等しい幅でサ
イドエッチングすることによって、金属配線層をパター
ニングするとともに該金属配線層の幅を、前記所望の最
終的な幅となし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工程、
およびエッチバック＋ＰＥＴＥＯＳ成膜工程により、前
記積層膜上にＳｉＯ2 の第２層間絶縁膜を形成し、この
第２層間絶縁膜の所定部分にＲＩＥによりホールを形成
することを特徴とする。
置の製造方法も、請求項１記載の半導体集積回路装置を
製造するためのものであって、ＳｉＯ2 の第１層間絶縁
膜上にスパッタ法より、金属膜ついで第１，第２層間絶
縁膜に対してエッチング選択性をもつ薄膜としてＴｉＮ
膜を形成することによって金属膜とＴｉＮ膜との積層膜
を形成し、該積層膜をＲＩＥによりエッチングすること
により、前記ＴｉＮ膜のパターン幅を、所望の最終的な
金属配線層の幅にアライメント余裕を加えたものとなす
のと並行して、前記金属膜の両側を互いに等しい幅でサ
イドエッチングすることによって、金属配線層をパター
ニングするとともに該金属配線層の幅を、前記所望の最
終的な幅となし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工程、
およびエッチバック＋ＰＥＴＥＯＳ成膜工程により、前
記積層膜上にＳｉＯ2 の第２層間絶縁膜を形成し、この
第２層間絶縁膜の所定部分にＲＩＥによりホールを形成
することを特徴とする。
【００１７】
【作用】請求項１に記載の半導体集積回路装置において
は、ホールの開孔領域部分の金属配線層の上面およびそ
の周辺に、層間絶縁膜に対してエッチング選択性を持つ
薄膜を設けたことによって、ホールのエッチングは金属
配線層上面およびその周辺位置で停止するので、図１１
に示したような、従来技術における配線端部の小さな穴
７の発生を防止することができる。
は、ホールの開孔領域部分の金属配線層の上面およびそ
の周辺に、層間絶縁膜に対してエッチング選択性を持つ
薄膜を設けたことによって、ホールのエッチングは金属
配線層上面およびその周辺位置で停止するので、図１１
に示したような、従来技術における配線端部の小さな穴
７の発生を防止することができる。
【００１８】
【実施例】次に、実施例を挙げて本発明をさらに詳しく
説明する。 実施例１（請求項１，４および７に係るもの） 図１は、半導体集積回路の要部構造を示す断面図であ
り、図２（ａ）〜（ｅ）はその製造工程の説明図であ
る。なお、便宜上図２では、図１における下層の第１層
間絶縁膜１および金属配線層（メタル，ＰＳ）が省略さ
れている。上記集積回路の製造方法を以下に説明する。
説明する。 実施例１（請求項１，４および７に係るもの） 図１は、半導体集積回路の要部構造を示す断面図であ
り、図２（ａ）〜（ｅ）はその製造工程の説明図であ
る。なお、便宜上図２では、図１における下層の第１層
間絶縁膜１および金属配線層（メタル，ＰＳ）が省略さ
れている。上記集積回路の製造方法を以下に説明する。
【００１９】はじめに、第１層間絶縁膜１上に配線金属
であるＡｌを、スパッタ法により膜厚６０００Åに成膜
する。次に、ＲＩＥによってパターニングを行い（０．
８μｍＬ／Ｓ）金属配線層５を形成する〔図２
（ａ）〕。次に、ＰＥＣＶＤ（ＴＥＯＳ＋Ｏ2 ＋Ｎ2 ）
によってＳｉＯ2 を膜厚８０００Åに成膜し、第２層間
絶縁膜２を形成する〔図２（ｂ）〕。
であるＡｌを、スパッタ法により膜厚６０００Åに成膜
する。次に、ＲＩＥによってパターニングを行い（０．
８μｍＬ／Ｓ）金属配線層５を形成する〔図２
（ａ）〕。次に、ＰＥＣＶＤ（ＴＥＯＳ＋Ｏ2 ＋Ｎ2 ）
によってＳｉＯ2 を膜厚８０００Åに成膜し、第２層間
絶縁膜２を形成する〔図２（ｂ）〕。
【００２０】次に、ＫＯＨとＳｉＯ2 研磨粉によるＣＭ
Ｐ（化学的機械的研磨）によって第２層間絶縁膜２を、
金属配線層５の上面が露出するまで削り、表面を平坦化
する〔図２（ｃ）〕。さらに、ＰＥＣＶＤ（ＳｉＨ4 ＋
ＮＨ3 ＋Ｎ2 ）により、エッチングストッパー９として
ＳｉＮ膜（窒化シリコン）を膜厚５００Åに形成する
〔図２（ｄ）〕。
Ｐ（化学的機械的研磨）によって第２層間絶縁膜２を、
金属配線層５の上面が露出するまで削り、表面を平坦化
する〔図２（ｃ）〕。さらに、ＰＥＣＶＤ（ＳｉＨ4 ＋
ＮＨ3 ＋Ｎ2 ）により、エッチングストッパー９として
ＳｉＮ膜（窒化シリコン）を膜厚５００Åに形成する
〔図２（ｄ）〕。
【００２１】次に、ＰＥＣＶＤ（ＴＥＯＳ＋Ｏ2 ＋
Ｎ2 ）により、ＳｉＮ膜上に第２層間絶縁膜２を膜厚４
０００Åに形成する〔図２（ｅ）〕。最後に、ＲＩＥ
（ＣＨＦ3＋ＣＦ4 ＋Ａｒ）によって、ホール１３を開
孔する（図１）。
Ｎ2 ）により、ＳｉＮ膜上に第２層間絶縁膜２を膜厚４
０００Åに形成する〔図２（ｅ）〕。最後に、ＲＩＥ
（ＣＨＦ3＋ＣＦ4 ＋Ａｒ）によって、ホール１３を開
孔する（図１）。
【００２２】なお、ホール１３の底部に残るＳｉＮ膜
は、Ａｒスパッタエッチあるいはホール開孔時のオーバ
ーエッチ時に、エッチング条件をＳｉＯ2 とＳｉＮの選
択比が１に近い条件に変更することにより除去でき、ホ
ール１３上層の金属配線層との層間の導通が可能とな
る。
は、Ａｒスパッタエッチあるいはホール開孔時のオーバ
ーエッチ時に、エッチング条件をＳｉＯ2 とＳｉＮの選
択比が１に近い条件に変更することにより除去でき、ホ
ール１３上層の金属配線層との層間の導通が可能とな
る。
【００２３】この実施例では、第２層間絶縁膜２の形成
工程が２回と、ＣＭＰ処理工程が必要であり、またエッ
チングストッパーとして、上記ＳｉＮ等の絶縁性の薄膜
を使う必要がある。
工程が２回と、ＣＭＰ処理工程が必要であり、またエッ
チングストッパーとして、上記ＳｉＮ等の絶縁性の薄膜
を使う必要がある。
【００２４】実施例２（請求項１，３，５，６および８
に係るもの） 図３は、半導体集積回路の要部構造を示す断面図であ
り、図４（ａ）〜（ｄ）はその製造工程の説明図であ
る。本実施例は、金属配線層５の上面の幅Ｌおよびその
端部からアライメント余裕、すなわち、アライメント精
度の幅２×Ｌｓ分（現状のフォトリソグラフ工程では、
０．１〜０．２μｍ）の領域にエッチングストッパー層
９（ＳｉＮ薄膜またはＴｉＮ薄膜）を形成したものであ
る。上記集積回路の製造方法を以下に説明する。
に係るもの） 図３は、半導体集積回路の要部構造を示す断面図であ
り、図４（ａ）〜（ｄ）はその製造工程の説明図であ
る。本実施例は、金属配線層５の上面の幅Ｌおよびその
端部からアライメント余裕、すなわち、アライメント精
度の幅２×Ｌｓ分（現状のフォトリソグラフ工程では、
０．１〜０．２μｍ）の領域にエッチングストッパー層
９（ＳｉＮ薄膜またはＴｉＮ薄膜）を形成したものであ
る。上記集積回路の製造方法を以下に説明する。
【００２５】はじめに、第１層間絶縁膜１上にスパッタ
法によってＡｌ膜１５を膜厚６０００Åに形成し、続い
てこのＡｌ膜１５上にＣＶＤまたは反応性スパッター法
によってエッチングストッパー９としてＳｉＮ膜を膜厚
５００Åに形成し、Ａｌ・ＳｉＮ積層膜を形成する〔図
４（ａ）〕。
法によってＡｌ膜１５を膜厚６０００Åに形成し、続い
てこのＡｌ膜１５上にＣＶＤまたは反応性スパッター法
によってエッチングストッパー９としてＳｉＮ膜を膜厚
５００Åに形成し、Ａｌ・ＳｉＮ積層膜を形成する〔図
４（ａ）〕。
【００２６】次に、ＲＩＥ（ＣＦ4 ＋ＣＢｒＦ3 ＋
Ｏ2 ）によってＳｉＮ膜をエッチングする。この時、Ｓ
ｉＮ膜のパターン幅は最終的な金属配線層５の幅Ｌにア
ライメント余裕２×Ｌｓを加えた幅となるよう形成する
〔図４（ｂ）〕。
Ｏ2 ）によってＳｉＮ膜をエッチングする。この時、Ｓ
ｉＮ膜のパターン幅は最終的な金属配線層５の幅Ｌにア
ライメント余裕２×Ｌｓを加えた幅となるよう形成する
〔図４（ｂ）〕。
【００２７】次に、ＲＩＥ（ＢＣｌ3 ＋Ｃｌ2 ）によっ
て金属配線層５をパターニングする。この時、ＳｉＮ膜
端部より幅Ｌｓだけ金属配線層５がサイドエッチングさ
れる条件でエッチングし、所望の幅Ｌにする〔図４
（ｃ）〕。さらに、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工
程、エッチバック＋ＰＥＴＥＯＳ成膜工程によって第２
層間絶縁膜２を形成する〔図４（ｄ）〕。最後に、ＲＩ
Ｅ（ＣＨＦ3 ＋ＣＦ4 ＋Ａｒ）によって、ホール１３を
開孔する（図３）。
て金属配線層５をパターニングする。この時、ＳｉＮ膜
端部より幅Ｌｓだけ金属配線層５がサイドエッチングさ
れる条件でエッチングし、所望の幅Ｌにする〔図４
（ｃ）〕。さらに、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工
程、エッチバック＋ＰＥＴＥＯＳ成膜工程によって第２
層間絶縁膜２を形成する〔図４（ｄ）〕。最後に、ＲＩ
Ｅ（ＣＨＦ3 ＋ＣＦ4 ＋Ａｒ）によって、ホール１３を
開孔する（図３）。
【００２８】本実施例におけるホール１３底部のＳｉＮ
膜は、実施例１の場合と同様に、ホールオーバーエッチ
ング時あるいは、次層金属配線層成膜前の非選択エッチ
ングにより除去すればよい。
膜は、実施例１の場合と同様に、ホールオーバーエッチ
ング時あるいは、次層金属配線層成膜前の非選択エッチ
ングにより除去すればよい。
【００２９】実施例３（請求項１，６および９に係るも
の） ＴｉＮ／ＡｌＳｉＣｕ或いはＴｉＮ／ＡｌＳｉＣｕ／Ｔ
ｉＮ等の積層配線における上部のＴｉＮ膜をエッチング
ストッパー９として用いてもよい。上記事項を考慮した
半導体集積回路の実施例を、図５を用いて説明する。
の） ＴｉＮ／ＡｌＳｉＣｕ或いはＴｉＮ／ＡｌＳｉＣｕ／Ｔ
ｉＮ等の積層配線における上部のＴｉＮ膜をエッチング
ストッパー９として用いてもよい。上記事項を考慮した
半導体集積回路の実施例を、図５を用いて説明する。
【００３０】はじめに、第１層間絶縁膜１上にスパッタ
法によってＡｌ膜１５を膜厚６０００Åに、続けて同一
装置を用いてスパッタ法によって、エッチングストッパ
ー９としてＴｉＮ膜を膜厚５００Åに形成し、Ａｌ・Ｔ
ｉＮ積層膜を形成する〔図５（ａ）〕。
法によってＡｌ膜１５を膜厚６０００Åに、続けて同一
装置を用いてスパッタ法によって、エッチングストッパ
ー９としてＴｉＮ膜を膜厚５００Åに形成し、Ａｌ・Ｔ
ｉＮ積層膜を形成する〔図５（ａ）〕。
【００３１】次に、上記Ａｌ・ＴｉＮ積層膜をＲＩＥ
（ＢＣｌ3 ＋Ｃｌ2 ）によってエッチングする。この
時、Ａｌ膜１５のみサイドエッチングされる条件でＡｌ
膜１５、ＴｉＮ膜を同時にエッチングすることが可能で
ある〔図５（ｂ）〕。
（ＢＣｌ3 ＋Ｃｌ2 ）によってエッチングする。この
時、Ａｌ膜１５のみサイドエッチングされる条件でＡｌ
膜１５、ＴｉＮ膜を同時にエッチングすることが可能で
ある〔図５（ｂ）〕。
【００３２】次に、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工
程、エッチバック＋ＰＥＴＥＯＳ成膜工程によって第２
層間絶縁膜２を形成する〔図５（ｃ）〕。最後に、ＲＩ
Ｅ（ＣＨＦ3 ＋ＣＦ4 ＋Ａｒ）によってホール１３を開
孔する〔図５（ｄ）〕。
程、エッチバック＋ＰＥＴＥＯＳ成膜工程によって第２
層間絶縁膜２を形成する〔図５（ｃ）〕。最後に、ＲＩ
Ｅ（ＣＨＦ3 ＋ＣＦ4 ＋Ａｒ）によってホール１３を開
孔する〔図５（ｄ）〕。
【００３３】本実施例３は、実施例１あるいは２と比べ
て次の利点がある。第１に、一般的に微細配線のパター
ニングには反射防止膜が必要であるが、ここで用いたＴ
ｉＮ膜はエッチングストッパーと反射防止膜の役割を同
時に持たせることができる（ただし、実施例２における
ＳｉＮ膜も、膜厚を選べば反射防止膜となることは可能
であり、リソグラフィー露光波長の１／４に対応する膜
厚、例えばｉ線の場合９００Å程度を選べばよい）。
て次の利点がある。第１に、一般的に微細配線のパター
ニングには反射防止膜が必要であるが、ここで用いたＴ
ｉＮ膜はエッチングストッパーと反射防止膜の役割を同
時に持たせることができる（ただし、実施例２における
ＳｉＮ膜も、膜厚を選べば反射防止膜となることは可能
であり、リソグラフィー露光波長の１／４に対応する膜
厚、例えばｉ線の場合９００Å程度を選べばよい）。
【００３４】第２に、製造工程についての説明でも述べ
たようにＡｌ膜、ＴｉＮ膜の成膜は共にスパッタ法であ
るので、クラスターツールを用いれば同じ装置で成膜で
きる（実施例２におけるスパッタ法によるＡｌ成膜、Ｃ
ＶＤによるＳｉＮ成膜の製造工程では、これが無理であ
る）。
たようにＡｌ膜、ＴｉＮ膜の成膜は共にスパッタ法であ
るので、クラスターツールを用いれば同じ装置で成膜で
きる（実施例２におけるスパッタ法によるＡｌ成膜、Ｃ
ＶＤによるＳｉＮ成膜の製造工程では、これが無理であ
る）。
【００３５】第３にＡｌ、ＴｉＮのエッチングガスが同
じであり、従って選択比の差によりＡｌのサイドエッチ
ング量が制御できる。
じであり、従って選択比の差によりＡｌのサイドエッチ
ング量が制御できる。
【００３６】第４に、ＴｉＮは導電膜であるため、ホー
ル開孔後の非選択エッチングによる除去が不要である。
ル開孔後の非選択エッチングによる除去が不要である。
【００３７】以上の理由により、本実施例は実施例１，
２よりもさらに大幅な工程数の低減を図ることができ
る。
２よりもさらに大幅な工程数の低減を図ることができ
る。
【００３８】実施例４，５（請求項２に係るもの） 実施例１〜３では、エッチングストッパーは金属配線層
の上面及びその周辺に形成されているが、図６および図
７のように金属配線層の下面及びその周辺に形成しても
よい。図６（実施例４）の構造は、実施例１（図２）の
形成方法に準じて形成でき、図７（実施例５）の構造は
実施例２（図４）および実施例３（図５）の形成方法に
準じて形成することができる。
の上面及びその周辺に形成されているが、図６および図
７のように金属配線層の下面及びその周辺に形成しても
よい。図６（実施例４）の構造は、実施例１（図２）の
形成方法に準じて形成でき、図７（実施例５）の構造は
実施例２（図４）および実施例３（図５）の形成方法に
準じて形成することができる。
【００３９】
【発明の効果】以上に述べたように請求項１，２に記載
の半導体集積回路装置によれば、金属配線層の上面およ
びその端部周辺に、または金属配線層の下面およびその
端部周辺にエッチングストッパーが形成されているた
め、ホール形成後時にアライメントずれがあっても、エ
ッチングが下層に突き抜けることがないので、アライメ
ント余裕を設ける必要がなくなり、回路の高集積化が図
れる。また、請求項１に記載の半導体集積回路装置によ
れば、エッチングストッパーが金属配線層の上面および
その端部周辺に形成されているので、図１１に示したよ
うな小さな穴が生じないため、ホールを金属で埋め込む
際にボイドが発生せず配線の信頼性が向上する。また、
請求項３，４に記載の半導体集積回路装置によれば、エ
ッチングストッパーの形成領域が金属配線層の端部から
０．２μｍまでの領域に限定されているため、エッチン
グストッパーとして金属薄膜を用いることができる。ま
た、請求項７に記載の半導体集積回路装置の製造方法に
よれば、従来技術（特開昭６３−２２４２４０号公報）
と比べて工程数を増加することなく、より信頼性の高い
配線構造を保持したままで、回路の高集積化が図れる。
さらに、請求項８に記載の半導体集積回路装置の製造方
法によれば、エッチングストッパーとして、反射防止膜
に兼用できるＴｉＮ膜を用いるので、従来技術（特開昭
６３−２２４２４０号公報）および請求項７の製造方法
と比べて少ない工程数で、かつ信頼性の高い配線構造を
保持したままで、回路の高集積化が図れる。したがっ
て、アライメントずれに起因するボイドが防止され、信
頼性の高い配線構造を有する半導体集積回路装置を提供
することができる。
の半導体集積回路装置によれば、金属配線層の上面およ
びその端部周辺に、または金属配線層の下面およびその
端部周辺にエッチングストッパーが形成されているた
め、ホール形成後時にアライメントずれがあっても、エ
ッチングが下層に突き抜けることがないので、アライメ
ント余裕を設ける必要がなくなり、回路の高集積化が図
れる。また、請求項１に記載の半導体集積回路装置によ
れば、エッチングストッパーが金属配線層の上面および
その端部周辺に形成されているので、図１１に示したよ
うな小さな穴が生じないため、ホールを金属で埋め込む
際にボイドが発生せず配線の信頼性が向上する。また、
請求項３，４に記載の半導体集積回路装置によれば、エ
ッチングストッパーの形成領域が金属配線層の端部から
０．２μｍまでの領域に限定されているため、エッチン
グストッパーとして金属薄膜を用いることができる。ま
た、請求項７に記載の半導体集積回路装置の製造方法に
よれば、従来技術（特開昭６３−２２４２４０号公報）
と比べて工程数を増加することなく、より信頼性の高い
配線構造を保持したままで、回路の高集積化が図れる。
さらに、請求項８に記載の半導体集積回路装置の製造方
法によれば、エッチングストッパーとして、反射防止膜
に兼用できるＴｉＮ膜を用いるので、従来技術（特開昭
６３−２２４２４０号公報）および請求項７の製造方法
と比べて少ない工程数で、かつ信頼性の高い配線構造を
保持したままで、回路の高集積化が図れる。したがっ
て、アライメントずれに起因するボイドが防止され、信
頼性の高い配線構造を有する半導体集積回路装置を提供
することができる。
【図１】本発明の実施例１に係る半導体集積回路の要部
構造を示す断面図である。
構造を示す断面図である。
【図２】図１の半導体集積回路の製造工程説明図であ
る。
る。
【図３】本発明の実施例２に係る半導体集積回路の要部
構造を示す断面図である。
構造を示す断面図である。
【図４】図２の半導体集積回路の製造工程説明図であ
る。
る。
【図５】本発明の実施例３に係る半導体集積回路の製造
工程説明図である。
工程説明図である。
【図６】本発明の実施例４に係るものであって、実施例
１に代えて、エッチングストッパーを金属配線層の下面
およびその周辺に形成した半導体集積回路の要部構造を
示す断面図である。
１に代えて、エッチングストッパーを金属配線層の下面
およびその周辺に形成した半導体集積回路の要部構造を
示す断面図である。
【図７】本発明の実施例５に係るものであって、実施例
２，３にに代えて、エッチングストッパーを金属配線層
の下面およびその周辺に形成した半導体集積回路の要部
構造を示す断面図である。
２，３にに代えて、エッチングストッパーを金属配線層
の下面およびその周辺に形成した半導体集積回路の要部
構造を示す断面図である。
【図８】従来の半導体集積回路において、アライメント
がずれたときの状態を説明する断面である。
がずれたときの状態を説明する断面である。
【図９】従来の半導体集積回路において、下地の配線領
域をホール面積より大きくした状態を説明する断面図で
ある。
域をホール面積より大きくした状態を説明する断面図で
ある。
【図１０】図９の平面図である。
【図１１】従来の半導体集積回路において、アライメン
トのずれにより配線端部に穴が空いた状態を説明する断
面図である。
トのずれにより配線端部に穴が空いた状態を説明する断
面図である。
１ 第１層間絶縁膜 ２ 第２層間絶縁膜 ３ レジスト ４ アライメントずれ ５ 金属配線層 ６ メタル，ＰＳ ７ 穴 ８ 絶縁膜（ＳｉＮ） ９ エッチングストッパー層 １０ アライメント余裕 １３ ホール １５ Ａｌ膜
Claims (8)
- 【請求項１】 半導体基板上に第１層間絶縁膜、金属配
線層、第２層間絶縁膜を順次形成した半導体集積回路装
置において、金属配線層の上面と第２層間絶縁膜の界
面、および金属配線層の上面端部から０．１μｍ以上の
領域の第２層間絶縁膜内部に、第１，第２層間絶縁膜に
対してエッチング選択性をもつ薄膜を形成したことを特
徴とする半導体集積回路装置。 - 【請求項２】 半導体基板上に第１層間絶縁膜、金属配
線層、第２層間絶縁膜を順次形成した半導体集積回路装
置において、金属配線層の下面と第１層間絶縁膜の界
面、および金属配線層の下面端部から０．１μｍ以上の
領域の第１，第２層間絶縁膜の界面に、第１，第２層間
絶縁膜に対してエッチング選択性をもつ薄膜を形成した
ことを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置において、前記薄膜の形成領域は、金属配線層の上
面およびその上面端部から０．２μｍまでの範囲内かま
たは金属配線層の下面およびその下面端部から０．２μ
ｍまでの範囲内であることを特徴とする半導体集積回路
装置。 - 【請求項４】 請求項１または２記載の半導体集積回路
装置において、前記薄膜は窒化シリコンであることを特
徴とする半導体集積回路装置。 - 【請求項５】 請求項１または２記載の半導体集積回路
装置において、前記薄膜は窒化チタンであることを特徴
とする半導体集積回路装置。 - 【請求項６】 請求項１記載の半導体集積回路装置を製
造する方法であって、ＳｉＯ2 の第１層間絶縁膜上に金
属膜をスパッタ法により成膜し、ＲＩＥ（反応性イオン
エッチング、以下同じ）により前記金属膜についてパタ
ーニングを行って金属配線層を形成し、ＰＥＣＶＤによ
りＳｉＯ2 の第２層間絶縁膜を前記金属配線層上に形成
し、化学的機械的研磨により前記金属配線層の上面が露
出するまで前記第２層間絶縁膜を除去するとともに研磨
面を平坦化し、該平坦化面上に第１、第２層間絶縁膜に
対してエッチング選択性をもつ薄膜としてＳｉＮ膜（窒
化シリコン膜）をＰＥＣＶＤにより形成し、該薄膜上に
再びＳｉＯ2 の第２層間絶縁膜をＰＥＣＶＤにより形成
し、この第２層間絶縁膜の所定部分にＲＩＥによりホー
ルを形成することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置を製
造する方法であって、ＳｉＯ2 の第１層間絶縁膜上に金
属膜をスパッタ法により成膜し、第１，第２層間絶縁膜
に対してエッチング選択性をもつ薄膜としてＳｉＮ膜を
前記金属膜上に、ＣＶＤまたは反応性スパッター法によ
り形成することにより金属膜と前記薄膜との積層膜を形
成し、ＲＩＥにより前記薄膜をエッチングすることによ
って該薄膜のパターン幅を、所望の最終的な金属配線層
の幅にアライメント余裕を加えたものとなし、ＲＩＥに
より前記金属膜の両側を互いに等しい幅でサイドエッチ
ングすることによって、金属配線層をパターニングする
とともに該金属配線層の幅を、前記所望の最終的な幅と
なし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗布工程、およびエッ
チバック＋ＰＥＴＥＯＳ成膜工程により、前記薄膜上に
ＳｉＯ2 の第２層間絶縁膜を形成し、この第２層間絶縁
膜の所定部分にＲＩＥによりホールを形成することを特
徴とする半導体集積回路装置の製造方法。 - 【請求項８】 請求項１記載の半導体集積回路装置を製
造する方法であって、ＳｉＯ2 の第１層間絶縁膜上にス
パッタ法より、金属膜ついで第１，第２層間絶縁膜に対
してエッチング選択性をもつ薄膜としてＴｉＮ膜（窒化
チタン膜）を形成することによって金属膜とＴｉＮ膜と
の積層膜を形成し、該積層膜をＲＩＥによりエッチング
することにより、前記ＴｉＮ膜のパターン幅を、所望の
最終的な金属配線層の幅にアライメント余裕を加えたも
のとなすのと並行して、前記金属膜の両側を互いに等し
い幅でサイドエッチングすることによって、金属配線層
をパターニングするとともに該金属配線層の幅を、前記
所望の最終的な幅となし、ＰＥＴＥＯＳ成膜＋ＳＯＧ塗
布工程、およびエッチバック＋ＰＥＴＥＯＳ成膜工程に
より、前記積層膜上にＳｉＯ2 の第２層間絶縁膜を形成
し、この第２層間絶縁膜の所定部分にＲＩＥによりホー
ルを形成することを特徴とする半導体集積回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22569394A JPH07297283A (ja) | 1994-03-02 | 1994-08-26 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-56772 | 1994-03-02 | ||
| JP5677294 | 1994-03-02 | ||
| JP22569394A JPH07297283A (ja) | 1994-03-02 | 1994-08-26 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297283A true JPH07297283A (ja) | 1995-11-10 |
Family
ID=26397761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22569394A Pending JPH07297283A (ja) | 1994-03-02 | 1994-08-26 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442447C (zh) * | 2005-09-29 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用回蚀和化学机械研磨形成铝镜层的方法 |
-
1994
- 1994-08-26 JP JP22569394A patent/JPH07297283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442447C (zh) * | 2005-09-29 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用回蚀和化学机械研磨形成铝镜层的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801094A (en) | Dual damascene process | |
| US6020255A (en) | Dual damascene interconnect process with borderless contact | |
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| US6368979B1 (en) | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure | |
| US6180512B1 (en) | Single-mask dual damascene processes by using phase-shifting mask | |
| JP2611615B2 (ja) | 半導体装置の製造方法 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| US7183188B2 (en) | Method for fabricating contact-making connections | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| US5801090A (en) | Method of protecting an alignment mark in a semiconductor manufacturing process with CMP | |
| US6822334B2 (en) | Semiconductor device having a layered wiring structure with hard mask covering | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JP2000311939A (ja) | 半導体装置およびその製造方法 | |
| JPH07297283A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2917940B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| JPH04330768A (ja) | 半導体装置の製造方法 | |
| JP3309570B2 (ja) | 半導体装置の製造方法 |