JPS6365647A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPS6365647A
JPS6365647A JP21016286A JP21016286A JPS6365647A JP S6365647 A JPS6365647 A JP S6365647A JP 21016286 A JP21016286 A JP 21016286A JP 21016286 A JP21016286 A JP 21016286A JP S6365647 A JPS6365647 A JP S6365647A
Authority
JP
Japan
Prior art keywords
film
boron
glass
phospholisilicate
psg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21016286A
Other languages
English (en)
Inventor
Fumihiko Goto
文彦 後藤
Tokujiro Watanabe
渡辺 徳二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21016286A priority Critical patent/JPS6365647A/ja
Publication of JPS6365647A publication Critical patent/JPS6365647A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS型集積回路装置の製造方法に関し、特
に眉間絶縁膜としてBPSG <ボロン・リン・ガラス
)を用いるMO9型トランジスタの製造方法に関する。
〔従来の技術〕
従来、MOS型集積回路装置は素子分離にはロコス(L
OCO3)構造が、ゲート電極にはポリシリコンが、ま
た層間絶縁膜にはボロン・リン・硅酸ガラス(BPSG
) 、窒化シリコン(S13N4)、酸化シリコン(S
102)等が用いられ製造される。このうちボロン・リ
ン硅酸ガラス(BPSG)は低温で溶融しポリシリコン
・ゲート電極段差の緩和およびコンタクト孔の断面形状
を滑らかにするので、格別な耐湿性が要求されない場合
に多用される。
第2図は眉間絶縁膜にボロン・リン・硅酸ガラス(BP
SG)を用いた場合の従来のMOS型集積回路装置の製
造方法を示す工程順序図である。
この製造方法によると第2図(a)に示すようにシリコ
ン基板1上には厚膜のシリコン酸化膜2が選択的熱酸化
によりまず形成され、ついでソース。
ドレインの各領域3,4およびポリシリコン・ゲート電
極5がそれぞれ形成された後ボロン・リン・硅酸ガラス
膜6がこの全面に成長される。このボロン・リン・硅酸
ガラス6は第2図(b)に示す如くフローされ、ついで
ソース、ドレインの各領域3.4上にコンタクト孔7が
それぞれ開口される。〔第2図(C)参照〕。ここで、
ボロン・リン・硅酸ガラス膜6は第2図(d)の如く再
フローされポリシリコン・ゲート電極5およびコンタク
ト孔7の縁端部を充分滑らかにし段差を少なくしてから
アルミ配線8およびパッシベーション膜9をそれぞれ形
成することによって第2図(e)に示す如きMOS型)
・ランジスタの集積回路装置を得る。
〔発明が解決しようとする問題点〕
この従来の製造方法によると、ボロン・リン・硅酸ガラ
ス膜6は低温で溶融するのでポリシリコン・ゲート電極
5の段差を緩和し更には滑らかな断面形状をもつコンタ
クト孔7を提供することができる。しかし、この溶融の
程度によってはポリシリコン・ゲート電極5の段差およ
びコンタク)・孔7の側面における眉間絶縁膜厚は何れ
も著しく薄くなり過ぎ絶縁耐圧を低下させ、また、層間
容量の増大を招く。〔第2図(d)、(e)参照〕。
すなわち5信頼性を低下させ、また、動作速度を劣化さ
せる。これらの問題が生じないようにするためには、原
因となるボロン・リン・硅酸ガラス膜6が過度に溶融し
ない製造条件を設定すればよく、例えばボロン(B)ま
たは、リン(P)の各濃度を下げて溶融温度を上げると
か、或いはフローおよびリフローの温度・雰囲気を、そ
れぞれ溶融しにくい条件に変更する等の手段が講ぜられ
る。
しかし、これら製造条件の設定は何れも量産上の安定性
に欠けるので決定的手段とは言い難いものである。
本発明の目的は、上記の状況に鑑み、ボロン・リン・硅
酸ガラスのフロ一工程においてポリシリコン・ゲート電
極の段部およびコンタクト孔側面の眉間絶縁膜を過度に
薄膜化することなきM OS型集積回路装置の製造方法
を提供することである。
〔問題点を解決するための手段〕
本発明によれば、MO3型集積回路装置の製造方法は、
シリコン基板を選択的に熱酸化する厚膜シリコン酸化膜
のパターニング工程と、前記シリコン基板の露出領域に
ソース、ドレインの各活性領域およびポリシリコン・ゲ
ート電極をそれぞれ形成する工程と、前記活性領域およ
びポリシリコン・ゲート電極を含むシリコン基板全面に
リン硅酸ガラム膜を成長せしめる第1の層間絶縁膜形成
工程と、前記リン硅酸ガラス膜の上面にボロン・リン・
硅酸ガラス膜を積層成長せしめる第2の眉間絶縁膜形成
工程とを含む。
本発明によれば、ボロン・リン・硅酸ガラス(BPSG
)の下層にこれより高融点のリン硅酸ガラス(PSG)
が形成されるのでフロ一工程で上層のボロン・リン・硅
酸ガラスが充分流れ表面を平滑しても下層のリン硅酸ガ
ラスで絶縁膜形状をそのまま保持しており、従来の如く
ゲート電極の段部およびコンタクト孔側面上の絶縁膜が
極度に薄くなることはない。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図(a)〜(f>は本発明の一実施例を示す製造工
程図である。本実施例によれば、シリコン基板1上には
従来と同じく厚膜のシリコン酸化膜2がロコス(E−O
COS )法により素子分離用絶縁膜としてまず形成さ
れ、ついでソース領域。
ドレイン領域3.4の活性領域およびポリシリコン・ケ
ート電極5が形成されると共にリン硅酸ガラス(PSG
)膜10が全面に下地膜として成長される。このリン硅
酸ガラス膜10のリンの(P)濃度は2〜8mO!%、
膜厚は0゜2〜0.5μm程度である。ついで、このリ
ン・硅酸ガラス膜10には膜厚0.8〜1.5μmのボ
ロン・リン・硅酸ガラスv46が連続して形成される。
〔第1図(b)参照〕。この異なる2つの成長工程は2
ヘツドのCVD装置を用いると連続させることができる
ここで、第1図(C)に示すようにボロン・リン・硅酸
ガラス膜6およびリン硅酸ガラス膜10のフロ一工程を
行なう。この際フロー雰囲気をスチーム、ドライ酸素ま
たは窒素等とし800〜1000℃の温度で行なえばフ
ロ一温度の相違でボロン、リン・硅酸ガラス膜6のみが
溶融し下地のリン硅酸ガラス膜10の方は若干しかフロ
ーしないで形状をほぼ保ったままで残る。つぎに第1図
(d)の段階でソース領域3およびドレイン領域4上に
は通常のフォトリソグラフィ技術でコンタクト孔7がそ
れぞれ開口される。この際エツチング・レートを揃える
ためドライ・エツチング技術が使用される。ここで、硅
酸ガラス6および10のリフローを行う。この場合の温
度は800〜10o o ’c 、雰囲気は非酸化系と
し処理時間は10〜30分である。〔第1図(e)参照
〕。この場合もボロン・リン・硅酸ガラス6の方はフロ
ーされるが下地のリン硅酸ガラス10は殆んどフローさ
れないので層間絶縁膜がポリシリコン・ゲート電極5の
段部およびコンタクト孔7の側面で従来の如く薄膜化し
て形成されることはない。従って、第1図(f)の如く
アルミ配線8およびパッシベーション膜9を通常技術に
従いそれぞれ形成すれば、所望の絶縁耐圧および層間容
量をそれぞれ備えたMO3型トランジスタの集積回路装
置を製造条件の変更を行なうことなく容易に得ることが
できる。
〔発明の効果〕
以上詳細に説明したように、本発明によればボロン・リ
ン・硅酸ガラス(BPSG)の下層にそれよりも溶融温
度の高いリン硅酸ガラス(PSG)等をひいて眉間絶縁
膜を二層構造とすることによってフローおよびリフロ一
工程後におけるポリシリコン・ゲート電極の段部および
コンタクト孔の側面部の眉間絶縁膜厚の過度の薄膜化を
有効に防止し得るので、ボロン・リン・硅酸ガラス(B
PSG)の長所を効率的に活用して製造条件を複雑化す
ることなく信頼性および動作速度の迅速なMoS型集積
回路装置を容易に製造し得る効果を存する。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例を示す製造工
程図、第2図(a)〜(e)は眉間絶縁膜にボロン・リ
ン・硅酸ガラス(BPSG)を用いた場合の従来のMo
S型集積回路装置の製造方法を示す工程順序図である。 1・・・シリコン基板、2・・・厚膜シリコン酸化膜、
3・・・ソース領域、4・・・ドレイン領域、5・・・
ポリシリコン・ゲート電極、6・・・ボロン・リン・硅
酸ガラス(BPSG) 、7・・・コンタクト孔、8・
・・アルミ配線、9・・・パッシベーション膜、10・
・・リン・硅酸ガラス(PSG)。 代理人 弁理士  内 原  音 (α9 (し) <C) 第 1 図 (ダノ (a) 隼1図 (θ) (し9 (C)名Z図

Claims (1)

    【特許請求の範囲】
  1. シリコン基板を選択的に熱酸化する厚膜シリコン酸化膜
    のパターニング工程と、前記シリコン基板の露出領域に
    ソース、ドレインの各活性領域およびポリシリコン・ゲ
    ート電極をそれぞれ形成する工程と、前記活性領域およ
    びポリシリコン・ゲート電極を含むシリコン基板全面に
    リン硅酸ガラム膜を成長せしめる第1の層間絶縁膜形成
    工程と、前記リン硅酸ガラス膜の上面にボロン・リン・
    硅酸ガラス膜を積層成長せしめる第2の層間絶縁膜形成
    工程とを含むことを特長とするMOS型集積回路装置の
    製造方法。
JP21016286A 1986-09-05 1986-09-05 半導体集積回路装置の製造方法 Pending JPS6365647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21016286A JPS6365647A (ja) 1986-09-05 1986-09-05 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21016286A JPS6365647A (ja) 1986-09-05 1986-09-05 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6365647A true JPS6365647A (ja) 1988-03-24

Family

ID=16584792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21016286A Pending JPS6365647A (ja) 1986-09-05 1986-09-05 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6365647A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270334A (ja) * 1988-04-22 1989-10-27 Fujitsu Ltd 半導体装置の製造方法
US4926358A (en) * 1987-05-20 1990-05-15 Ricoh Company, Ltd. System for controlling curls of a paper
US5399532A (en) * 1991-05-30 1995-03-21 At&T Corp. Integrated circuit window etch and planarization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141738A (en) * 1979-04-20 1980-11-05 Nippon Denso Co Ltd Semiconductor device
JPS62213141A (ja) * 1986-03-13 1987-09-19 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141738A (en) * 1979-04-20 1980-11-05 Nippon Denso Co Ltd Semiconductor device
JPS62213141A (ja) * 1986-03-13 1987-09-19 Seiko Epson Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926358A (en) * 1987-05-20 1990-05-15 Ricoh Company, Ltd. System for controlling curls of a paper
JPH01270334A (ja) * 1988-04-22 1989-10-27 Fujitsu Ltd 半導体装置の製造方法
US5399532A (en) * 1991-05-30 1995-03-21 At&T Corp. Integrated circuit window etch and planarization

Similar Documents

Publication Publication Date Title
JPS59159544A (ja) 半導体装置およびその製造方法
JPS6365647A (ja) 半導体集積回路装置の製造方法
JPH0666311B2 (ja) 分離型半導体構成体の製造方法
JPS5950104B2 (ja) ハンドウタイソウチ
JPS6022502B2 (ja) 半導体装置の製造方法
JPS62165365A (ja) 半導体装置
JPS5886746A (ja) 半導体装置
JPS62235739A (ja) 半導体装置の製造方法
JPS58132950A (ja) 半導体装置の製造方法
JPH01243553A (ja) 半導体装置の製造方法
JPS603779B2 (ja) 半導体装置の製造方法
JPS6240746A (ja) 半導体装置
JPS6218040A (ja) リンケイ酸ガラス被膜の平坦化方法
JPH01282836A (ja) 半導体装置の製造方法
JPS58219741A (ja) 半導体装置
JPH03161941A (ja) 電荷転送装置の製造方法
JPS61179533A (ja) 半導体装置の製造方法
JPS5831557A (ja) 半導体装置
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
JPS62183142A (ja) 半導体装置の製造方法
JPS61164240A (ja) 半導体集積回路装置
JPS58194356A (ja) 半導体集積回路装置
JPS5889869A (ja) 半導体装置の製造方法
JPS60244047A (ja) 半導体集積回路装置の製造方法
JPS6065544A (ja) 半導体装置の製造方法