JPS5831557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5831557A JPS5831557A JP12904581A JP12904581A JPS5831557A JP S5831557 A JPS5831557 A JP S5831557A JP 12904581 A JP12904581 A JP 12904581A JP 12904581 A JP12904581 A JP 12904581A JP S5831557 A JPS5831557 A JP S5831557A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- layer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかが９１時に、多層配嶽榊造をＭ
する半導体装置１ｃ＃！４するものでおる。
する半導体装置１ｃ＃！４するものでおる。
半導体装置は１すます高集積化、高密に化が進みそれに
伴って、不純物拡散領域バター／、絶縁属への開孔バタ
ー７、導電膜のパターン等の微細化が集み、これに伴っ
て導電膜の多層化が必要となってきている。しかしなが
ら、導１１１ｃ膜のパターンの微細化と導電膜の多層化
は従来技術においては、両立する技術ではなかつ友。即
ち従来技術では、導電膜の多層化をはかる場合、下層の
導伝換の段部で上層の導電膜の側面が下層絶縁属の下地
に対して画直にならないように傾斜をも友せて、その段
部が急しゅんにならないようにして対処してき友。
伴って、不純物拡散領域バター／、絶縁属への開孔バタ
ー７、導電膜のパターン等の微細化が集み、これに伴っ
て導電膜の多層化が必要となってきている。しかしなが
ら、導１１１ｃ膜のパターンの微細化と導電膜の多層化
は従来技術においては、両立する技術ではなかつ友。即
ち従来技術では、導電膜の多層化をはかる場合、下層の
導伝換の段部で上層の導電膜の側面が下層絶縁属の下地
に対して画直にならないように傾斜をも友せて、その段
部が急しゅんにならないようにして対処してき友。
しかしながら、この方法では導電膜を画直にバターニン
グできない丸めに、微細化の実現に対しては不適蟻な方
法でめる。このような欠点を防止する従来の方法として
、下層と上層の導電膜の間の絶縁膜として、リンガラス
膜を使用し、このり／ガ２スＩＩを形成した後、１００
０℃付近の高温処理により、段ｍを清らかにする方法か
める。しかしながらこの方法も、膜形成に一点のめるリ
ンガラス膜を使用しなければならないことと、１０００
℃付近の高温処理をしなければならないという制限があ
るために、適用範囲が限定される。％に後者による制限
は、半導体基板中に即に形成された不純物の再拡散をま
ねき、回路素子の特性が変化すること、嘔らに下層導電
膜として１０００℃の熱に耐える必要があることから金
属膜は使用できないという問題をひきおこす。
グできない丸めに、微細化の実現に対しては不適蟻な方
法でめる。このような欠点を防止する従来の方法として
、下層と上層の導電膜の間の絶縁膜として、リンガラス
膜を使用し、このり／ガ２スＩＩを形成した後、１００
０℃付近の高温処理により、段ｍを清らかにする方法か
める。しかしながらこの方法も、膜形成に一点のめるリ
ンガラス膜を使用しなければならないことと、１０００
℃付近の高温処理をしなければならないという制限があ
るために、適用範囲が限定される。％に後者による制限
は、半導体基板中に即に形成された不純物の再拡散をま
ねき、回路素子の特性が変化すること、嘔らに下層導電
膜として１０００℃の熱に耐える必要があることから金
属膜は使用できないという問題をひきおこす。
本発明の目的は、上記従来技術の問題点を解消し友新規
な構造を提供することしめる。
な構造を提供することしめる。
即ち、層間絶縁膜はリンガラスに限定石れす、高温熱処
理も必要ない構造で微細化可能な多層配縁構造を提供す
ることにある。
理も必要ない構造で微細化可能な多層配縁構造を提供す
ることにある。
本発明はたとえば、複数個の回路素子を含む半導体基板
と、該半導体基板を覆い、選択的に設けられた複数個の
開孔部を有するａｇｌの絶縁属と、該開孔部を通じて半
導体基板と電気的に接続し、かつ前記ｓｇ１の絶ｗｋ膜
上に延在して選択的に設けられ、かつその側面の一部が
少なくとも第１の絶縁膜に対してほぼｇ！Ａ直な複数個
の第１の導電膜と、該ａｇ１の導膜及びその他の領域を
覆う第２の絶縁膜と、該第２の絶縁膜に選択的に設けら
れ良問孔部を通じて少なくとも第１の導電膜と一気的に
接続し、かつ前記第２の絶縁膜上に延在して選択的に設
けられた１１１ｇ２の導電膜ｔ−有する半導体装置にお
いて、第１の導電膜の間隔を第２の絶縁膜の厚さの２倍
以内の距離とすることｔＷ徴としている。
と、該半導体基板を覆い、選択的に設けられた複数個の
開孔部を有するａｇｌの絶縁属と、該開孔部を通じて半
導体基板と電気的に接続し、かつ前記ｓｇ１の絶ｗｋ膜
上に延在して選択的に設けられ、かつその側面の一部が
少なくとも第１の絶縁膜に対してほぼｇ！Ａ直な複数個
の第１の導電膜と、該ａｇ１の導膜及びその他の領域を
覆う第２の絶縁膜と、該第２の絶縁膜に選択的に設けら
れ良問孔部を通じて少なくとも第１の導電膜と一気的に
接続し、かつ前記第２の絶縁膜上に延在して選択的に設
けられた１１１ｇ２の導電膜ｔ−有する半導体装置にお
いて、第１の導電膜の間隔を第２の絶縁膜の厚さの２倍
以内の距離とすることｔＷ徴としている。
次に本発明をよシよく理解する友めに、従来技術と比較
しながら図面を用いて説明する。
しながら図面を用いて説明する。
第１図は従来技術の構造を示す断面図でｂる。
複数の回路素子（図中では省略）を含む半導体基板１１
を覆い、選択的に設けられ九開孔Ｓｔ−；Ｗする熱酸化
［１２の上面に第１層目の金属膜線層１３．１３’が選
択的に形成され、該金属配線層１３．１３’の上及びそ
の他の熱酸化Ｍ１２’に覆りて気相成長の酸化膜による
層間絶縁ｌＡｌ４が形成され、該層間絶縁膜１４に選択
的に設けられた開孔部ｆｔ通じて第１層目の並属配嶽１
３′と電気的に縁続し、層間絶縁膜１４上に延在する第
２層目の金属膜−１５が形成されている。不構造は、層
間絶縁膜１４がａｉｇ１層目の金属配線層１３．１３’
とその他の領域との間で生じる段部１６，１６’が急峻
なため、この上に形成される第２層目の金属膜ｍ１５に
く畜び状のき裂が発生し、第２層目の金属配置１１５が
断層し易くなるという欠点をもっている。さらに第２層
目金属配線層１５の上に、同様の技術でもう一層配１ｌ
ｌｔ−重ねる場合には、ａｇｚ層目層目金属屠蘇段部で
ｓ’ｉＸ３層目配融層が断層するという欠点がろｐ１万
一、１層目、２層目配縁層の段部が重なった場合には、
第３層目配縁層は極めて断縁し易くなるという欠点をも
っている。
を覆い、選択的に設けられ九開孔Ｓｔ−；Ｗする熱酸化
［１２の上面に第１層目の金属膜線層１３．１３’が選
択的に形成され、該金属配線層１３．１３’の上及びそ
の他の熱酸化Ｍ１２’に覆りて気相成長の酸化膜による
層間絶縁ｌＡｌ４が形成され、該層間絶縁膜１４に選択
的に設けられた開孔部ｆｔ通じて第１層目の並属配嶽１
３′と電気的に縁続し、層間絶縁膜１４上に延在する第
２層目の金属膜−１５が形成されている。不構造は、層
間絶縁膜１４がａｉｇ１層目の金属配線層１３．１３’
とその他の領域との間で生じる段部１６，１６’が急峻
なため、この上に形成される第２層目の金属膜ｍ１５に
く畜び状のき裂が発生し、第２層目の金属配置１１５が
断層し易くなるという欠点をもっている。さらに第２層
目金属配線層１５の上に、同様の技術でもう一層配１ｌ
ｌｔ−重ねる場合には、ａｇｚ層目層目金属屠蘇段部で
ｓ’ｉＸ３層目配融層が断層するという欠点がろｐ１万
一、１層目、２層目配縁層の段部が重なった場合には、
第３層目配縁層は極めて断縁し易くなるという欠点をも
っている。
第２図は、本発明の一実ＮＭｔ示す。複数の回［Ｅ子（
図中では省略）′ｉ：含む半導体基板２１ｔ−覆い、選
択的に設けられた開孔部ｔ−Ｖする熱酸化膜２２の上面
に第１の金層配線２３，２３’が選択的に形成され、腋
第１層目の配縁２３，２３’の上及びその他の熱酸化膜
２２を覆ってプラズマ化学反応による窒化膜で構成され
た層間絶縁膜２４が形成され、骸層間絶縁膜２４に選択
的に設けられ良問孔部を通じて、第１層間の金属配置１
２３’と電気的に接続し、層間絶縁膜２４上に延在する
第２層目金属配ｆｉ２５が形成されている。本発明の本
実り例においては、ｆＩ７ｃ１層目の金属膜［２３，２
了の間隔は、層間絶縁膜の膜厚の２倍以下の距離にまで
近づけて形成されている。飼えば一般的な層間絶縁膜の
厚１として、１．ＱＪｍの場合を増えると、金属膜線層
の間隔は２．０μｍ以下にするのがよい。本発明は半導
体装置の表面の凹凸が層間絶縁膜の成長によって埋めら
れるのは、凹凸の幅がほぼ層間絶縁膜の２倍までである
という知見に基づくものでめる。またこのような知見に
基づ〈発明は、もちろん金属膜線層の間隔の微細幅によ
る＼ 選択エツチングが可能であることが前提となるが、現今
のホトプロセスの進歩、ドライエッチノブ技術を応用す
るととて不発明は光分実施可能でるる。
図中では省略）′ｉ：含む半導体基板２１ｔ−覆い、選
択的に設けられた開孔部ｔ−Ｖする熱酸化膜２２の上面
に第１の金層配線２３，２３’が選択的に形成され、腋
第１層目の配縁２３，２３’の上及びその他の熱酸化膜
２２を覆ってプラズマ化学反応による窒化膜で構成され
た層間絶縁膜２４が形成され、骸層間絶縁膜２４に選択
的に設けられ良問孔部を通じて、第１層間の金属配置１
２３’と電気的に接続し、層間絶縁膜２４上に延在する
第２層目金属配ｆｉ２５が形成されている。本発明の本
実り例においては、ｆＩ７ｃ１層目の金属膜［２３，２
了の間隔は、層間絶縁膜の膜厚の２倍以下の距離にまで
近づけて形成されている。飼えば一般的な層間絶縁膜の
厚１として、１．ＱＪｍの場合を増えると、金属膜線層
の間隔は２．０μｍ以下にするのがよい。本発明は半導
体装置の表面の凹凸が層間絶縁膜の成長によって埋めら
れるのは、凹凸の幅がほぼ層間絶縁膜の２倍までである
という知見に基づくものでめる。またこのような知見に
基づ〈発明は、もちろん金属膜線層の間隔の微細幅によ
る＼ 選択エツチングが可能であることが前提となるが、現今
のホトプロセスの進歩、ドライエッチノブ技術を応用す
るととて不発明は光分実施可能でるる。
本発明の前記−実施列によれば、配線間隔が層間絶縁膜
の成長時に、埋まｐ１平坦化石れるために、第２の金属
膜線層をＭ１層盆属配一層の段部を覆って形成する場合
にｒｒ＊する心配は全くなくなる。さらに本発明の利点
は、各層の段部がその真上に設けらｎる層間絶縁膜でそ
の度毎に、平坦化石ＩＬるので、２層以上の多層配線に
も極めて有効でめる。又、絶縁膜２２の間隔も導伝膜２
３′の厚さの２倍以下が好ましい。
の成長時に、埋まｐ１平坦化石れるために、第２の金属
膜線層をＭ１層盆属配一層の段部を覆って形成する場合
にｒｒ＊する心配は全くなくなる。さらに本発明の利点
は、各層の段部がその真上に設けらｎる層間絶縁膜でそ
の度毎に、平坦化石ＩＬるので、２層以上の多層配線に
も極めて有効でめる。又、絶縁膜２２の間隔も導伝膜２
３′の厚さの２倍以下が好ましい。
以上不発明について実施例を用いて説明してきたが、実
施的において、半導体基板内の回ｊｌ＆素子については
省略してきた。Ｌれらの回ｗ！素子は、本実ａｎから明
らかなようＩＣ，ＭＯ８ｍ）ランジスタ、バイポーラト
ランジスタ、ＰＮ接合ダイオード等のすべての能動素子
、及び抵抗、容量等の全ての受動素子及びそれらが集積
化石れた菓子等のすべてについて適用可能でめる。
施的において、半導体基板内の回ｊｌ＆素子については
省略してきた。Ｌれらの回ｗ！素子は、本実ａｎから明
らかなようＩＣ，ＭＯ８ｍ）ランジスタ、バイポーラト
ランジスタ、ＰＮ接合ダイオード等のすべての能動素子
、及び抵抗、容量等の全ての受動素子及びそれらが集積
化石れた菓子等のすべてについて適用可能でめる。
ま九ｇＩＩ１１、第２の絶縁膜については、熱酸化膜、
熱窒化膜、気相成長による酸化膜、窒化膜、アルζす膜
、リンガラス膜及びプラズマ反広による酸化膜、窒化膜
等のいづれについても適用可能である。
熱窒化膜、気相成長による酸化膜、窒化膜、アルζす膜
、リンガラス膜及びプラズマ反広による酸化膜、窒化膜
等のいづれについても適用可能である。
ま丸編１、第２の導電膜については、並記配縁以外にも
、半導体薄膜、金属シリｆイド等についても、適用で自
ることは明らかである。
、半導体薄膜、金属シリｆイド等についても、適用で自
ることは明らかである。
第１図は従来技術を示す断面図である。第２図は本発明
の実施的を示す断面図でめる。 図中において、 １１．２１・・・・・・半導体基板、１２，１４，２２
゜２４・・・・・・絶縁膜、１３． １３’、 ｌ
５． ２３． ２３’。 ２５・・・・・・導伝膜、１６． １６’１１９．−１
段部である。 代理人 弁理士 ４内 原 晋
の実施的を示す断面図でめる。 図中において、 １１．２１・・・・・・半導体基板、１２，１４，２２
゜２４・・・・・・絶縁膜、１３． １３’、 ｌ
５． ２３． ２３’。 ２５・・・・・・導伝膜、１６． １６’１１９．−１
段部である。 代理人 弁理士 ４内 原 晋
Claims (1)
- 半導体基板上に設けられた第１の絶縁膜と、該第１の絶
縁膜上に設けられ九ｍｌの導電膜と、該第１の導電膜上
をおおいかつ該第１の導電膜の第１０部分とｌ第２の部
分との間を充填しＩ該第１の絶縁膜に接するＮ２の絶縁
膜と、該第２の絶縁編上を延在する第２の導電膜とを有
する半導体装置において、前記第１の導電膜の第１の部
分と纂２の部分との間隔は前記ｗＩ２の絶縁膜の厚さの
２倍以下であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12904581A JPS5831557A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12904581A JPS5831557A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831557A true JPS5831557A (ja) | 1983-02-24 |
Family
ID=14999721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12904581A Pending JPS5831557A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122296U (ja) * | 1987-02-04 | 1988-08-09 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511354A (en) * | 1978-07-12 | 1980-01-26 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor |
-
1981
- 1981-08-18 JP JP12904581A patent/JPS5831557A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511354A (en) * | 1978-07-12 | 1980-01-26 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122296U (ja) * | 1987-02-04 | 1988-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950113B2 (ja) | 半導体装置 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JPS5831557A (ja) | 半導体装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS5886746A (ja) | 半導体装置 | |
| JPS621246A (ja) | 半導体装置およびその製造方法 | |
| JPH0528501B2 (ja) | ||
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 | |
| JPS6161698B2 (ja) | ||
| JPS6347952A (ja) | 半導体装置 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPS6365647A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPS5886745A (ja) | 半導体装置 | |
| JPS6131616B2 (ja) | ||
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01223749A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPS637463B2 (ja) | ||
| JPH01136352A (ja) | 半導体装置の配線形成方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 |