JPS6161698B2 - - Google Patents

Info

Publication number
JPS6161698B2
JPS6161698B2 JP55175162A JP17516280A JPS6161698B2 JP S6161698 B2 JPS6161698 B2 JP S6161698B2 JP 55175162 A JP55175162 A JP 55175162A JP 17516280 A JP17516280 A JP 17516280A JP S6161698 B2 JPS6161698 B2 JP S6161698B2
Authority
JP
Japan
Prior art keywords
film
insulating film
layer
metal wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55175162A
Other languages
English (en)
Other versions
JPS5797649A (en
Inventor
Kunio Aomura
Toshio Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17516280A priority Critical patent/JPS5797649A/ja
Publication of JPS5797649A publication Critical patent/JPS5797649A/ja
Publication of JPS6161698B2 publication Critical patent/JPS6161698B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかり、特に
多層配線構造における層間絶縁膜の表面が段部に
おいて緩やかな傾斜になつていることを特徴とす
る半導体装置の製造方法に関するものである。
近年、半導体装置はますます高集積化、高密度
化が進み、それに伴つて不純物拡散領域パター
ン、絶縁膜への開孔パターン、導電膜のパターン
等のパターン微細化と供に導電膜の多層化が行な
われるようになつている。しかしながら導電膜の
パターンの微細化と導電膜の多層化は、従来は両
立する技術ではなかつた。即ち、従来導電膜の多
層化に対しては下層の導電膜の段部で上層の導電
膜の断線を防止する為、下層の導電膜の側面が該
下層の導電膜の下地に対して垂直にならないよう
に傾斜をもたせて、その段部が急しゆんにならな
いようにして対処して来た。しかしながらこの方
法は導電膜を垂直にパターニングできないため、
微細化の実現に対しては不適当な方法である。そ
してこれらの欠点を防止する方法として、下層と
上層の導電膜の間の層間絶縁膜としてリンガラス
膜を使用し、このリンガラス膜を形成後1000℃付
近の高温処理によりフローさせて段部を滑らかに
する方法が従来使用されている。しかしながらこ
の方法も、リンガラス膜を使用しなければならな
いということと、1000℃付近の高温処理をしなけ
ればならないということ等の制限がある為使用範
囲が限定される。即ち層間絶縁膜としては、リン
ガラス膜の他にも気相成長による酸化膜、アルミ
ナ膜、及びプラズマ化学反応による酸化膜または
窒化膜等がある。そしてこれらの絶縁膜にはリン
ガラス膜にない有効な特性をもつものがある。例
えば熱的に安定であるとか、厚い膜厚が容易に得
られるとか、パシペーシヨン効果が大きいとか、
導電膜との密着性が良いとか、対湿性に優れてい
るとか等である。さらに前記せるリンガラス膜に
よる方法では1000℃付近の高温処理をしなければ
ならないことにより、不純物拡散領域の再拡散に
よる回路素子の特性変化は避けられず、また下層
導電膜として金属膜は使用できない等の問題が発
生する。
本発明の目的は、前記せる従来の問題点を解消
する新規なる構造の半導体装置その製造方法を提
供することにある。即ち、層間絶縁膜はリンガラ
ス膜に限定されず高温処理の必要もない方法で、
微細化が可能な多層配線構造を提供することにあ
る。
本発明によれば、半導体基板上を第1の絶縁膜
で覆う工程と、該第1の絶縁膜に半導体基板の所
定部を露出する開孔部を設ける工程と、この開孔
部を覆い、かつ第1の絶縁膜上に延在する第1の
導電膜を選択的に設ける工程と、第1の導電膜及
びこの第1の絶縁膜の第1の導電膜を有しない部
分を覆う第2の絶縁膜を被着させる工程と、この
第2の絶縁膜の全面に高速イオンビームを照射し
て第2の絶縁膜の平坦な領域ではその膜厚の一部
を除去し、一方、その凹凸部での段部ではよりゆ
るやかな傾斜角を有するなだらかな面にする工程
と、少なくとも第2の絶縁膜上に第2の導電膜を
選択的に設ける工程とを含む半導体装置の製造方
法を得る。
本発明によれば、下層の導電膜の端部が基板に
対して垂直であることからパターンの微細化が可
能であり、かつ、この下層の導電膜の表面および
基板の表面を覆う絶縁膜がなめらかで上層の導電
膜が断線しない半導体装置が実現できる。
次に本発明をよりよく理解するために、従来技
術と比較しながら説明する。
まず従来技術の構造を示す断面図を第1図に示
す。複数の回路素子(図中では省略)を含む半導
体基板11を覆い、選択的に設けられた開孔部を
有する熱酸化膜12の上面に第1層目の金属配線
13,13′が選択的に形成され、該金属配線1
3,13′の上及びその他の熱酸化膜12を覆つ
て気相成長の酸化膜による層間絶縁膜14が形成
され、該層間絶縁膜14に選択的に設けられた開
孔部を通じて第1層目の金属配線13′と電気的
に接続し、層間絶縁膜14上に延在する第2層目
の金属配線15が形成されている。本構造におい
て、層間絶縁膜14が第1層目の金属配線13,
13′上とその他の領域との間で生ずる段部1
7,17′,17″が急峻なため、この上に形成さ
れる第2層目の金属配線15にくさび状のき裂1
6,16′,16″が発生し、第2層目の金属配線
15が断線し易くなる。
次にリンガラス膜のフロー法を使用した構造の
断面図を第2図に示す。複数の回路素子(図中で
は省略)を含む半導体基板21を覆い、選択的に
設けられた開孔部を有する熱酸化膜22の上面に
第1層目の多結晶シリコン配線23,23′が選
択的に形成され、該多結晶シリコン配線23,2
3′の上及びその他の熱酸化膜22を覆つてフロ
ーされたリンガラス膜による層間絶縁膜24が形
成されており、該層間絶縁膜24に選択的に設け
られた開孔部を通じて第1層目の多結晶シリコン
配線23′と電気的に接続し、層間絶縁膜24上
に延在する第2層目の金属配線25が形成されて
いる。本構造においては、第1層目の多結晶シリ
コン配線23,23′上とその他の領域との間で
生ずるフローされたリンガラス膜24の表面の段
部27,27′,27″は緩やかな曲線になつてい
るため、この上に形成される第2層目の金属配線
25にはき裂が発生せず断線の心配はない。しか
しながら、本構造を実現するためには、層間絶縁
膜はリンガラス膜でなければならないし、さら
に、第1層目の導電膜は1000℃付近の高温処理に
耐える多結晶シリコン膜等でなければならないと
いう制限を得けている。
次に本発明の第1の実施例について、第3図を
用いて説明する。複数の回路素子(図中では省
略)を含む半導体基板31を覆い選択的に設けら
れた開孔部を有する熱酸化膜32の上面に、第1
層目の金属配線33,33′や選択的に形成さ
れ、該第1層目の金属配線33,33′の上及び
その他の熱酸化膜32を覆つてプラズマ化学反応
による窒化膜で構成された層間絶縁膜34が形成
され、該層間絶縁膜34に選択的に設けられた開
孔部を通じて、第1層目の金属配線33′と電気
的に接続し、層間絶縁膜34上に延在する第2層
目の金属配線35が形成されている。本実施例に
おいては、第1層目の金属配線33,33′上と
その他の熱酸化膜32上と間で生ずる層間絶縁膜
34の表面の段部37,37′,37″は殆んどを
一定の傾斜角を有するほぼ平らな面で構成されて
いるため、この上に形成される第2層目の金属配
線35にはき裂が発生せず断線の心配はない。
次に第4図を用いて、本発明の第2の実施例に
ついて説明する。複数の回路素子(図中では省
略)を含む半導体基板41を覆い選択的に設けら
れた開孔部を有する熱酸化膜42の上面に、第1
層目の金属配線43,43′が選択的に形成さ
れ、該第1層目の金属配線43,43′の上及び
その他の熱酸化膜42を覆つてプラズマ化学反応
による窒化膜で構成された層間絶縁膜44が形成
され、該層間絶縁膜44に選択的に設けられた開
孔部を通じて第1層目の金属配線43′と電気的
に接続し、層間絶縁膜44上に延在する第2層目
の金属配線45が形成されている。本実施例にお
いては、第1層目の金属配線43,43′上とそ
の他の熱酸化膜42上との間で生ずる層間絶縁膜
44の表面の段部47,47′,47″は完全に一
定の傾斜角を有するほぼ平らな面で構成されてい
るため、この上に形成される第2層目の金属配線
45にはき裂が発生せず断線の心配はない。
第5図は、本発明の一構造を実現するための製
造方法を示す主な製造工程での断面図である。
複数の回路素子(図中では省略)を含む半導体
基板51を覆う熱酸化膜52に選択的に開孔部を
設け、少なくとも1つは該開孔部を覆う第1層目
の金属配線53,53′を選択的に形成する(第
5図a)。もし、第1層目の配線を金属膜でなく
多結晶シリコン膜のような半導体薄膜で形成した
場合には、半導体基板内の回路素子の少なくとも
一部は半導体薄膜を被着した後に不純物を添加押
込んで形成することも可能である。
続いて、前記第1層目の金属配線53,53′
及びその他の熱酸化膜52の表面を覆うプラズマ
化学反応による窒化膜54を形成する第5図b。
この時のプラズマ化学反応による窒化膜の膜厚は
第1層目の金属配線の膜厚と同程度かまたはそれ
以上あることが望ましく、第1層目の金属配線の
膜厚を1.0ミクロンとした時は約1.5ミクロンが最
適である。またこの段階では問題の段部58,5
8′,58″,58は急峻である。
次に前記プラズマ化学反応による窒化膜の表面
全体に高速イオンビームをあてて、該窒化膜の膜
厚の一部をエツチングする。この処理により、エ
ツチング前に急峻であつた段部58,58′,5
8″,58が緩やかな一定の傾斜角を有するほ
ぼ平らな面になる(第5図c)。これは、高速イ
オンビームにより適当な物質をエツチングした場
合、イオンビームの入射方向に対する角度により
エツチング速度が変わることによるものであり、
通常の絶縁膜においては、この角度が約45度の場
合にエツチング速度が最大になる性質を利用して
いる。即ち、半導体基板面に垂直にイオンビーム
をあててエツチングすると、半導体基板上にあつ
た急峻な段は約45度の傾斜面にエツチングされる
ことになる。さらにイオンビームの入射方向を半
導体基板表面に対して垂直方向からはずして斜め
からあてると、段部の傾斜面は45度より小さくな
り、さらに緩やかになる。本実施例では、イオン
ビームを垂直にあて、平面で約0.5ミクロンの膜
厚に相当する量をエツチングしている。
次に前記プラズマ化学反応による窒化膜54で
構成された層間絶縁膜に選択的に第1層目の金属
配線53′に達する開孔部を設ける第5図d)。
次に第2層目の金属配線55を前記プラズマ化
学反応による窒化膜54及び前記開孔部を覆うよ
うに形成する(第5図e)。第5図cの例で述べ
た如く段部57,57′,57″は緩やかな傾斜角
を有するほぼ平らな面になつているため、第2層
目の金属配線の問題は発生しない。
なお、以上の実施例において、半導体基板内の
回路素子については省略したが、MOS型トラン
ジスタ、バイポーラ型トランジスタ、PN接合ダ
イオード、メタル−半導体ダイオード等の能動素
子、及び抵抗、容量等の受動素子及びこれらの組
み合せ素子等すべて適用可能である。又、第1、
第2の絶縁膜については熱酸化膜、熱窒化膜、気
相成長による酸化膜、窒化膜、アルミナ膜、リン
ガラス膜及びプラズマ化学反応による酸化膜また
は窒化膜等さらにこれらを含む膜であれば適用可
能である。又、第1、第2の導電膜については、
金属配線以外にも半導体薄膜、金属シリサイド膜
及びこれらを含む導電膜であれば適用可能であ
る。それ故本発明の範囲は特許請求の範囲に示す
全てに及ぶ。
【図面の簡単な説明】
第1図、第2図は従来技術を示す断面図であ
る。第3図、第4図は本発明の実施例を示す断面
図である。又、第5図は本発明を実現するための
製造方法を主な工程順に示した断面図である。 なお、図中において、11,21,31,4
1,51……半導体基板、12,14,22,2
4,32,34,42,44,52,54……絶
縁膜、13,15,23,25,33,35,4
3,45,53,55……導電膜、を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上を第1の絶縁膜で覆う工程と、
    該第1の絶縁膜に前記半導体基板の所定部を露出
    する開孔部を設ける工程と、該開孔部を覆い、か
    つ前記第1の絶縁膜上に延在する第1の導電膜を
    選択的に設ける工程と、該第1の導電膜及び前記
    第1の絶縁膜の前記第1の導電膜を有しない部分
    を覆う第2の絶縁膜を被着させる工程と、該第2
    の絶縁膜の全面に高速イオンビームを照射して前
    記第2の絶縁膜の平坦な領域ではその膜厚の一部
    を除去し、一方、その凹凸部での段部ではよりゆ
    るやかな傾斜角を有するなだらかな面にする工程
    と、少なくとも該第2の絶縁膜上に第2の導電膜
    を選択的に設ける工程とを含むことを特徴とする
    半導体装置の製造方法。
JP17516280A 1980-12-11 1980-12-11 Manufacture of semiconductor device Granted JPS5797649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17516280A JPS5797649A (en) 1980-12-11 1980-12-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17516280A JPS5797649A (en) 1980-12-11 1980-12-11 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5797649A JPS5797649A (en) 1982-06-17
JPS6161698B2 true JPS6161698B2 (ja) 1986-12-26

Family

ID=15991341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17516280A Granted JPS5797649A (en) 1980-12-11 1980-12-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5797649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535512Y2 (ja) * 1990-05-02 1993-09-08

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893354A (ja) * 1981-11-30 1983-06-03 Mitsubishi Electric Corp 半導体装置の製造法
JPS6233483A (ja) * 1985-08-07 1987-02-13 Agency Of Ind Science & Technol 超電導集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156375A (en) * 1976-06-22 1977-12-26 Nippon Electric Co Method of producing multilayer circuit substrate
JPS5328530A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Method of etching surfaces of solids

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156375A (en) * 1976-06-22 1977-12-26 Nippon Electric Co Method of producing multilayer circuit substrate
JPS5328530A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Method of etching surfaces of solids

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535512Y2 (ja) * 1990-05-02 1993-09-08

Also Published As

Publication number Publication date
JPS5797649A (en) 1982-06-17

Similar Documents

Publication Publication Date Title
KR100526445B1 (ko) 웨이퍼 패시베이션 구조
JP2001185551A (ja) 半導体装置の構造及び製造方法
JPS6161698B2 (ja)
US6365482B1 (en) I.C. thin film resistor stabilization method
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP3534269B2 (ja) 半導体装置及びその製造方法
JPS5886746A (ja) 半導体装置
JPS637463B2 (ja)
JP2606315B2 (ja) 半導体装置の製造方法
JPS60262443A (ja) 多層配線の形成方法
JP2666427B2 (ja) 半導体装置の製造方法
JPH065674B2 (ja) 半導体装置の製造方法
JPS6160580B2 (ja)
JP3149169B2 (ja) 半導体装置の製造方法
JPS60180143A (ja) 半導体装置
JP3447896B2 (ja) Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法
JP3112036B2 (ja) 半導体装置の製造方法
JPS62179723A (ja) 半導体装置の製造方法
JP2524526B2 (ja) 半導体装置
JPS59127850A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS6143855B2 (ja)
JPS62262443A (ja) 半導体装置およびその製造方法
JPS6151917A (ja) 半導体装置の製造方法
JPS58110055A (ja) 半導体装置