JPS59127850A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59127850A
JPS59127850A JP269583A JP269583A JPS59127850A JP S59127850 A JPS59127850 A JP S59127850A JP 269583 A JP269583 A JP 269583A JP 269583 A JP269583 A JP 269583A JP S59127850 A JPS59127850 A JP S59127850A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
conductive film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP269583A
Other languages
English (en)
Inventor
Hiroshi Yamanouchi
博 山之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP269583A priority Critical patent/JPS59127850A/ja
Publication of JPS59127850A publication Critical patent/JPS59127850A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に併り、特に多層配線構
造を有する半導体装置の製造方法に関するO 近年、半導体装置はますます高集積化、高密度化が進む
傾向にあり、それに伴りて回路素子、導電膜パターン等
の微細化と伴に導電膜の多層化が行なわれるようになっ
てきている。しかしながら導電膜パターンの微細化と導
′wi膜の多層化は従来両立させることが困難であった
。即ち微細化の面からは下層の導電膜の側面は下地に対
して垂直であることが望まれるが、下層導電膜の側面を
下地に対して垂直にすると下層導電膜の上部の眉間絶縁
膜に急峻な段が形成され、この急峻な段の為上部導電膜
に断線が生じ易い。更に下層導電膜の側面を下地に対し
て垂直にすると層間絶縁膜の膜質が不均一となり易く前
記の急峻ガ段が形成されることと相乗作用で層間絶縁膜
段部に亀裂が発生し、下層導電膜と上層導電膜との間で
電気的短絡を発生し易い。
従来上記問題の解決方法として、下層導電膜の側面が下
地に対して垂直にならないように傾斜をもたせ、眉間絶
縁膜に急峻表設が形成されないよう対処してきた。しか
しながらかかる方法では導電膜パターンの微細化という
面から下層導電膜の側面に傾斜をもたせるととに限界が
あシ、微細化の実現に対して不適当ガ方法である。
他の解決方法として層間絶縁膜としてリンガラス膜を利
用し、このリンガラス膜を形成後100σC付近の高温
熱処理でリフローさせ段部を滑らかにする方法が提案さ
れている。しかしながらかかる方法は導電膜パターンの
微細化・導電膜の多層化に対して効果はあるものの高温
熱処理が必要なこと、層間絶縁膜としてリンガラス膜で
なければならないことの為その使用範囲が限定されてし
まう。
即ち1000°C付近高温熱処理の為不純物拡散領域の
再拡散による回路素子の特性変化が起き易く、更に下層
導電膜として通常使用している金(Aμ)。
アルミニウム(AA’)等が使用できず下層導電膜の材
質が限定されてしまう。更に眉間絶縁膜とじてはリンガ
ラス膜だけでなく、その他にも気相成長による酸化膜、
アルミナ膜及びプラズマ化学反応による酸化膜又は窒化
膜等があシ、これらの絶縁膜にはリンガラス膜に比べて
耐浸性が良い、パッジベージ日ン効果が大きい、導電膜
との密着性が良いとかのリンガラス膜にない有効な特性
を有するものがあるが、層間絶縁膜としてリンガラス膜
しか使用できないという欠点がある。
不発明の目的は前記の欠点を解決し、半導体装置の導電
膜パターンの微細化と導wH−パターンの多層化が可能
な半導体装置の製造方法を提供することである。
不発明の特徴は、層間絶縁膜の段部を選択的に除去し、
その稜再び層間絶縁膜を形成する半導体装置の製造方法
にある。
以下に本発明の実施例を示す図を用いて本発明の詳細な
説明する。
第1図(a)〜(d)は従来技術を示すもので、製造工
程順に得られる断面を示すものである。
(1)複数個の回路素子(図中では省略)を含む半導体
基板11を覆い選択的に設けられた開孔部を有する絶縁
膜12の上面に第1層目の配線金属13.13’を選択
的に形成する(第1図(a))。
(2)第171目の配線金属13.13’及びその他の
絶縁膜12の表面を覆う眉間絶縁膜14を形成する(第
1図(b))。
(3)第1層目の配線金属13上の層間絶縁膜14に開
孔部を形成する(第1図(C) ”)。
(4)層間絶縁膜14に選択的に設けられた開孔部の少
なくとも一部を覆い、かつ眉間絶縁膜14上に延在する
ように配線金属16を選択的に形成する(第1図(d)
)。
従来の製造方法では第1層目の配線金属13゜13′の
側面が下地に対して垂直であるので、眉間絶縁膜14に
急峻な段が形成される。この眉間絶縁膜の急峻な段の為
、第2層目の配線金属に膜厚の薄い部分18.18’、
1B’やくさび状の亀裂17゜17’、17’が発生し
第2層目の配線金属16が断線し易い。
第2図は不発明の実施例を示すもので、製造工5− 相順に得られる断面を示すものである。
(1)複数個の回路素子(図中では省略)を含む半導体
基板21を覆い選択的に設けられた開孔部を有する絶縁
膜22の上面に第1層目の配線金属23.23’を選択
的に形成する(第2図(a))。
(2)第1層目の配線金属23.23’及びその他の絶
縁膜22の表面を覆うように例えばプラズマ化学反応に
よる酸化膜又は窒化膜等で層間絶縁膜24を形成する。
この層間絶縁膜の厚さは第1層目の配線金属と同厚とし
ておく(第2図(b))。
(3)層間絶縁膜240表面に例えばフォト・レジスト
等の感光材料を塗布し写真蝕刻法で段部の層間絶縁膜(
第1層目の配線金属23 、23’上の層間絶縁膜)以
外を感光性材料で覆う(第2図(C))。この感光性材
料で覆われガい部分の寸法は段部の層間絶縁膜の寸法に
写真蝕刻法に於ける位置合わせズレ量をマージンとして
含んだものとしておく。このマージンとしては片側1μ
以下が好ましい。
(4)感光性材料25 、25’ 、 25’をマスク
にして層6− 間絶縁膜24を例えばシャワー状のイオンビームによっ
てエツチングを行なう(第2図(d))。
(5)感光性材料25.25’、25“を除去し、その
後例えばプラズマ化学反応による酸化膜又は窒化膜等で
第1層目の配線金属23.23’、層間絶縁膜24 、
24’、 24″及び絶縁膜22を覆うように第2の層
間絶縁膜27を形成する(第2図(e))。
この第2の層間絶縁膜の厚さは写真蝕刻法に於ける位置
合わせズレのマージンによって決定され、位置合わせズ
レマージンが1μの場合は0.5〜1.θμ必要である
(6)第1層目の配線金属23上の層間絶縁膜23に開
孔部を形成する(第2図(f))。
(7)層間絶縁膜27に選択的に設けられた開孔部の少
なくとも一部を覆い、かつ層間絶縁膜27上に延在する
ように第2層目の配線金属26を選択的に形成する(第
2図(g))。
不発明の実施例に於いて第2の層間絶縁1!a27が殆
んど段差がなく平滑な為この表面に形成される第2層目
の配線金属26に膜厚の薄い部分は発生せずくさび状の
亀裂も発生せず、第2層目の配線金属に断線が生じる危
険性がない。
不実施例に於いて写真蝕刻法に於ける位置合わせズレマ
ージンを大きくすると第2の層間絶縁膜の膜厚が厚くす
る必要があり、又第1層目の配線金属の近辺に溝が発生
し、この溝の為第2層目の配線金属に膜厚の薄い部分が
生じ易くなυ、効果が薄れてしまう。この位置合わせズ
レマージンとしては片側1μ程度以下が好ましい。更に
不実施例に於いて第2の層間絶縁膜としてプラズマ化学
反応にする酸化膜又は窒化膜であるが、その他の絶縁膜
でもかまわないが、しかしながら写真蝕刻法に於ける位
置合わせズレマージンの部分は第1の層間絶縁膜及び第
1層目の配線金属より窪まっており、この窪みをなくす
ように第2の層間絶縁膜を形成するには、層間絶縁膜の
形成方法としてステップカーバ ツジの良いことが要求
され、プラズマ化学反応による酸化膜又は密化膜が好ま
しい。
以上説明したように不発明によれば下層導電膜が半導体
基板に対して垂直であることから導電膜パターンの微細
化が可能であシ、かつ下層導電膜の表面及び基板表面を
覆う層間絶縁膜に殆んど段差がなく平滑であることから
上層導電膜に亀裂。
断線が発生せず導電膜の多層化が可能でその工業的価値
は極めて大きい。
【図面の簡単な説明】 第1図(8)〜(d)は従来の製造方法で得られる工程
順の断面図である。第2図(a)〜(g)ff本発明の
実施例を示すもので製造工程順に得られる断面図である
。 図中に於いて、11.21・・・・・・半導体基板、1
2゜14.22.24.24’、24’、27・・・・
・・絶縁膜、13゜13’、16,23.23’、26
・・・・・・導電膜、25125’t25′・・・・・
・感光性材料を示す@9− 第1 図 第2図 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板を覆う第1絶縁膜に開孔部を設ける工程と、
    該開孔部の少なくとも一部を覆いかつ第1の絶縁膜上に
    延在する第1の導電膜を選択的に設ける工程と、該第1
    の導電膜及びその他の領域を覆う第2の絶縁膜を被着さ
    せる工程と、該第2の絶縁膜を選択的に除去する工程と
    、該第2の絶縁膜及びその他の領域を覆う第3の絶縁膜
    を被着させる工程と、該第3の絶縁膜に開孔部を選択的
    に設ける工程と、該開孔部の少なくとも一部を棲い、か
    つ第3の絶縁膜上に延在する第2の導電膜を選択的に設
    ける工程とを含むことを特徴とする半導体装置の製造方
    法・
JP269583A 1983-01-11 1983-01-11 半導体装置の製造方法 Pending JPS59127850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP269583A JPS59127850A (ja) 1983-01-11 1983-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP269583A JPS59127850A (ja) 1983-01-11 1983-01-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59127850A true JPS59127850A (ja) 1984-07-23

Family

ID=11536407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP269583A Pending JPS59127850A (ja) 1983-01-11 1983-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59127850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556805A (en) * 1990-04-27 1996-09-17 Fujitsu Limited Method for producing semiconductor device having via hole

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556805A (en) * 1990-04-27 1996-09-17 Fujitsu Limited Method for producing semiconductor device having via hole

Similar Documents

Publication Publication Date Title
JPH0613470A (ja) 半導体装置およびその製造方法
JPS59127850A (ja) 半導体装置の製造方法
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
JP2616460B2 (ja) 半導体装置およびその製造方法
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
JPS5966125A (ja) 半導体装置の製造方法
JPS6161698B2 (ja)
JPS5928358A (ja) 半導体装置の製造方法
KR950006340B1 (ko) 반도체 소자의 콘택홀 형성방법
CN113097066A (zh) 半导体器件的制备方法
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
JPS61174638A (ja) 電極金属配線パタ−ンの形成方法
KR900001272B1 (ko) 반도체 장치의 배선구조에 있어서 오토레지스트 형성방법
KR100192369B1 (ko) 반도체소자 평탄화 형성방법
KR100529611B1 (ko) 트랜치 소자 분리를 위한 반도체 소자의 트랜치 형성 방법
JPS6149439A (ja) 半導体装置の製造方法
JPH04348054A (ja) 半導体装置の製造方法
JPS58155A (ja) 半導体装置の製造方法
JPS5921043A (ja) 半導体装置の製造方法
JPS58122750A (ja) 半導体装置の製造方法
JPH01123434A (ja) 配線層を有する半導体装置
JPS63111644A (ja) 半導体装置の製造方法
JPS62281328A (ja) 半導体装置の製造方法
JPS59152645A (ja) 集積回路の製造方法
JPS6362255A (ja) 半導体装置の平坦化方法