KR950006340B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR950006340B1 KR950006340B1 KR1019910022436A KR910022436A KR950006340B1 KR 950006340 B1 KR950006340 B1 KR 950006340B1 KR 1019910022436 A KR1019910022436 A KR 1019910022436A KR 910022436 A KR910022436 A KR 910022436A KR 950006340 B1 KR950006340 B1 KR 950006340B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- forming
- contact
- contact holes
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
내용 없음.
Description
제1도는 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 단면도.
제2a도 내지 제2d도는 본 발명의 실시예에 의한 반도체 소자의 콘택홀 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 불순물 확산영역
3a,3a',3b,3c,3c' : 하부 제1 내지 제5전도배선
4 및 4' : 상부 제1 및 제2전도배선 5 : 제2절연층
6a,6b,6c,6d : 제1 내지 제4콘택홀 7 및 8 : 제1 및 제2감광막
7a 및 8a : 제1 및 제2감광막 패턴 11 : 필드산화막
12 : 제1절연층 13 ; 감광막 패턴
본 발명은 고집적 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 반도체 기판 상부에 형성된 불순물 확산영역 및 다수의 전도배선 상부에 콘택홀을 형성하기 위하여, 절연층의 두께가 같은 부분끼리 순차적으로 콘택마스크를 분리사용하여 절연층의 예정된 부분을 식각할때 식각 정지점을 제어하면서 콘택홀을 형성하는 방법에 관한 것이다.
종래 고집적 반도체 소자의 콘택홀 형성방법을 제1도를 참조하여 설명한다.
제1도는 종래의 기술로서 형성된 반도체 기판상부에 소정의 배선구조를 갖는 반도체 소자에 있어서, 불순물 확산영역(2)과 다수의 하부 전도배선(3b, 3c 및 3c') 상부의 각각에 다수의 콘택홀을 형성하기 위하여 콘택마스크를 이용하여 예정된 부분의 감광막이 제거된 감광막 패턴(13)을 형성하고 노출된 절연층(5)을 식각하여 다수의 콘택홀(6a,6b,6c 및 6d)을 형성한 상태의 도면도이다.
그러나, 종래의 기술은 제1콘택홀(6a) 저부의 불순물 확산영역(2)이 제2 내지 제4콘택홀(6b, 6c 및 6d) 저부의 제3 내지 제5전도배선(3b, 3c 및 3c')과 비교하여 상대적으로 낮은 위치에 있다. 즉 제3 내지 제5전도배선(3b, 3c 및 3c')은 필드산화막(11) 두께로 인해 기판(1)의 상부면 보다 높게한다.
이러한 조건하에서, 감광막 패턴(13)을 마스크층으로 하여 노출된 절연층(5)을 식각할때 하부의 불순물 확산영역(2)과 제3 내지 제5전도배선(3b, 3c 및 3c')이 노출되는 시간이 달라지게 된다. 따라서 제1도에서 식각시간의 설정은 절연층(5)이 가장 두꺼운 부분인 불순물 확산영역(2)이 노출되기까지 식각해야 하는데, 하부의 콘택해야하는 도전층 예를들어 제4 및 제5전도배선(3c 및 3c')을 최소패턴 크기로 형성하는 경우 콘택마스크의 오배열(misalignment), 콘택홀의 임계크기 변화(critical dimension) 또는 전도배선의 임계크기 변화의 요인으로 제4 및 제5전도배선(3c 및 3c') 측면하부의 필드산화막(11)이 식각되어 하부의 기판(1)이 노출된다. 그로인하여 후공정으로 상부 콘택하여 도전층이 원하지 않는 기판에 접속되어 문제를 야기 시킨다.
따라서, 종래기술에서 상부도전층을 하부도전층에 콘택하면서도 하부도전층의 측면하부가 노출되지 않도록 하는 하부도전층의 선폭을 설정하려면, 예를들어, 최소 패턴 선폭을 0.5μm으로 하였을때, 하부도전층의 선폭의 크기(X)는
X=콘택홀 최소선폭(0.5μm)+콘택마스크의 오배열 유효거리(Misalignment Tolerance)(0.1μm×2)+콘택홀의 임계크기변화(Critical Dimension Variation)(0.05μm)+하부도전층의 임계크기 변화(0.05μm)=0.8μm이다.
물론 상기식에서, 모든 조건들이 이상적으로 되었을 경우는 콘택마스크의 오배열 유효거리, 콘택홀 및 하부전도층의 임계크기 변화를 무시할 수 있으므로, 콘택홀을 0.5㎛의 폭으로 할수 있고, 하부의 도전층도 0.5μm로 되어도 아무러 문제가 발생되지 않으나 그러한 이상적인 것은 기대할 수 없는 것이다.
상기식에서, 하부도전층의 선폭을 0.5μm로 형성할 수는 있으나 모든 조건을 고려하면 하부도전층의 선폭은 0.8μm 이상이 되어야만 한다. 왜냐하면, 콘택식각시 제1도에 도시한 바와같이 제4 및 제5전도배선(3c 및 3c') 측면하부의 필드산화막(11)이 제거되어 실리콘 기판(1)이 노출될 우려가 있기 때문이다.
따라서, 콘택홀이 형성되어 노출되는 전도배선의 선폭은 반드시 콘택홀의 선폭보다 크게 형성시켜야 하므로서 고집적화에 어려움을 가져다 준다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 콘택홀의 깊이가 다른 부분에는 각각 콘택마스크를 분리사용하여 절연층 식각시 식각 정지점을 제어하므로써, 비록 콘택홀 하부에 형성되는 전도배선이 최소 패턴 선폭으로 형성되어도 절연층을 식각하여 콘택홀을 형성하는 공정에서 콘택홀이 전도배선에서 약간 벗어나더라도 하부의 전도배선이 노출되는 시간에 식각을 중지하므로서 전도물질 하부의 또다른 전도물질이나 기판을 노출시키지 않으므로 콘택홀이 형성되는 하부전도배선의 선폭을 최소패턴 선폭으로 할 수 있어 반도체 장치의 집적도를 증가시킬 수 있는 반도체 소자의 콘택홀을 형성하는 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은 반도체 기판 상부의 일정부분에 필드산화막이 형성되고, 상기 반도체 기판과 필드산화막 상부의 예정된 부분에 제1전도층의 다수의 전도배선이 형성되고, 상기 제1전도층의 다수의 전도배선 상부에 제1절연층이 형성되고, 제1절연층 상부의 에정된 부분에 제2전도층의 다수의 전도배선이 형성되고, 상기 제2전도층의 다수의 전도배선 상부에 제2절연층이 형성되어 단차를 갖는 다층 배선구조에서 상기 제2전도층 및 제1전도층을 식각하여 하부의 제1전도층의 전도배선 또는 반도체 기판이 노출된 깊이가 다른 다수의 콘택홀을 형성하는 방법에 있어서, 깊이가 다른 콘택홀을 형성하기 위해 제2 및 제1절연층을 식각하는 공정에서 깊이가 얕은 콘택홀의 측면에서 원하지 않는 부분이 식각되는 것을 방지하기 위하여, 콘택홀의 깊이가 얕은 것을 분리하여 각각 별도의 콘택마스크 공정으로 콘택홀을 형성하는 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 설명하면 다음과 같다.
제2a도 내지 제2d도는 본 발명의 실시예에 의한 반도체 소자의 콘택홀 형성방법을 단계적으로 도시한 단면도로서, 제2a도는 반도체 기판(1)상에 필드산화막(11)을 형성하고, 불순물 확산영역(2) 및 제1전도층으로서의 하부 제1 내지 제5전도배선(3a,3a',3b,3c 및 3c')을 반도체 기판(1) 및 필드산화막(11) 상부에 각각 형성하고, 그 상부에 제1절연층(12)을 형성한 다음, 제1절연층(12) 상부에 예정된 부분에 제2전도층으로서의 상부 제1 및 제2전도배선(4 및 4')을 형성하고, 전체적으로 제2절연층(5)을 형성한 상태의 단면도로서, 도면에서 점선으로 표시한 부분은 다수의 콘택홀 (6a,6b, 6c 및 6d)이 형성될 부분을 도시하는데 불순물 확산영역(2) 상부에 형성된 제1 및 제2절연층(12 및 5)의 두께가 제4 및 제5전도배선(3c 및 3c') 상부에 형성된 제1 및 제2절연층(12 및 5)의 두께보다 더 두껍게 형성된 것을 알수 있고, 상기 하부 제4 및 제5도전도배선(3c 및 3c')과 상기콘택홀(6c 및 6d)의 폭을 최소패턴 선폭으로 형성할때, 콘택마스크 배열시 오배열(misalignment)에 의해 상기 제1 내지 제4콘택홀(6a 내지 6d)이 좌측으로 약간 벗어날 경우 하부 제4 및 제5전도배선(3c 및 3c')에서 제3 및 제4콘택홀(6c 및 6d)이 벗어나고, 제1및 제2콘택홀(6a 및 6d)은 약간 벗어난다해도 아무런 지장이 발생되지 않음을 알 수 있다.
제2b도는 상기 제2a도의 구조에서 제1감광막(7)을 형성한 후, 제1콘택마스크 공정으로 제1감광막 패턴(7a)을 형성하되, 콘택홀의 깊이가 차이나는 것을 분리하여 콘택홀을 형성하기 위하여 하부 제4 및 제5전도배선(3c 및 3c') 상부의 제1감광막(7)을 제거한 제1감광막 패턴(7a)으로 형성한 다음, 하부 및 제4 및 제5전도배선(3c 및 3c') 상부의 제1 및 제2절연층(12 및 5)을 식각하여 제3 및 제4콘택홀(6c 및 6d)을 형성한 상태의 단면도로서, 이때 상기 하부 제4 및 제5전도배선(3c 및 3c')의 선폭은 상기 제3 및 제4콘택홀(6c 및 6d)의 폭과 같을 경우이며, 제1 및 제2절연층(12 및 5)의 식각두께는 제1 및 제2절연층(12 및 5) 증차시 두께의 불균일과 제1 및 제2절연층(12 및 5) 식각시 식각불균밀을 고려하여 식각 정지점을 제어하는데 하부 제4 및 제5전도배선(3c 및 3c') 상부의 제1 및 제2절연층(12 및 5) 평균두께에다 20% 내지 30% 더 식각하므로써 하부 제4 및 제5전도배선(3c 및 3c')의 상부면에서 조금 더 식각된 콘택홀(6c 및 6d)이 형성됨을 알 수 있다.
제2c도는 상기 제2b도의 구조에서 제1감광막 패턴(7a)을 제거한 후, 불순물 확산영역(2) 및 하부 제3전도배선(3b) 상부에 형성될 제1 및 제2콘택홀(6a 및 6b)을 형성하기 위해 제2감광막(8)을 형성하고, 제2콘택마스크 공정으로 제2감광막패턴(8a)을 형성한 다음, 불순물 확산영역(2) 및 하부 제3전도배선(3b) 상부의 제1 및 제2절연층(12 및 5)을 식각하여 상기 제1 및 제2콘택홀(6a 및 6d)을 형성한 상태의 단면도로서, 이때 제1 및 제2절연층(12 및 5)의 식각두께는 상기 제1콘택홀(6a)이 형성되는 부분의 절연층 두께를 기준으로 식각하는데, 하부 제3전도배선(3b)의 폭이 상기 제2콘택홀(6a)의 폭보다 더 크게 형성되어 있으므로 제2b에서와 같이 전도배선의 옆으로 벗어나는 경우가 발생하지 않게되어 식각정지점 제어는 필요로 하지 않는다.
상기 제2b도 및 제2c도에서, 다수의 콘택홀을 형성함에 있어 상기와는 반대로 제1 및 제2콘택홀(6a 및 6d)을 먼저 형성할 수도 있다.
제2d도는 상기 제2c도의 구조에서 제2감광막 패턴(8a)을 제거한 상태의 단면도로서, 불순물 확산영역(2)과 하부 제3 내지 제5전도배선(3b, 3c 및 3c')이 노출된 제1 내지 제4콘택홀(6a,6b,6c 및 6d)을 형성한 상태를 도시한 것이다.
상술한 바와같이 본 발명은 하부의 도전층 또는 절연층에 의해 단자가 발생된 다층배선 구조를 갖는 반도체 소자에서 콘택홀의 깊이가 심하게 차이나는 곳에 각각 콘택마스크를 분리사용하여 콘택홀을 형성하는 것으로, 이를 이용하여 하부의 전도배선의 선폭을 최소패턴의 선폭 즉, 설계기술상 패턴의 선폭을 최소로 하더라도 패턴형성시 모든 조건 예를들어, 콘택마스크의 오배열, 콘택홀의 임계크기변화 및 전도배선의 임계크기 변화등의 영향을 받더라도 아무런 문제를 야기시키지 않는 콘택홀로 형성할 수 있으므로 반도체 장치의 고집적화를 이룰 수 있다.
Claims (4)
- 반도체 기판 상부의 일정부분에 필드산화막이 형성되고, 상기 반도체 기판과 필드산화막이 형성되고, 상기 반도체 기판과 필드산화막 상부의 예정된 부분에 제1전도층의 다수의 전도배선이 형성되고, 상기 제1전도층의 다수의 전도배선 상부에 제1절연층이 형성되고, 제1절연층 상부의 예정된 부분에 제2전도층의 다수의 전도배선이 형성되고, 상기 제2전도층의 다수의 전도배선 상부에 제2절연층이 형성되어 단차를 갖는 다층배선구조에서 상기 제2전도층 및 제1전도층을 식각하여 하부의 제1전도층의 전도배선 또는 반도체 기판이 노출된 깊이가 다른 다수의 콘택홀을 형성하는 방법에 있어서, 깊이가 다른 콘택홀을 형성하기 위해 제2 및 제1절연층을 식각하는 공정에 깊이가 얕은 콘택홀의 측면에서 원하지 않는 부분이 식각되는 것을 방지하기 위하여, 콘택홀의 깊이가 깊은 것과 얕은 것을 분리하여 각각 별도의 콘택마스크 공정으로 콘택을 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 반도체 소자의 콘택홀 형성방법에 있어서, 반도체 기판에 불순물 확산영역을 형성하고, 필드산화막 상부 및 반도체 기판의 예정된 부분에 제1전도층으로서의 하부 제1 내지 제5전도배선을 형성하고, 상기 하부 1 내지 제5전도배선 상부에 제1절연층을 형성하는 단계와, 제1절연층 상부의 예정된 영역에 제2전도층으로서의 상부 및 제1 및 제2전도배선을 형성하고, 전체적으로 제2절연층을 형성하는 단계와, 상기 제2절연층 상부에 제1콘택마스크 공정에 의해 제1감광막 패턴을 형성하고, 노출된 제2 및 제1절연층을 식각하여 제4 및 제5전도배선이 노출된 깊이가 같은 제3 및 제4콘택홀을 형성하는 단계와, 상기 제1감광막 패턴을 제거하고 다시 제2콘택마스크 공정에 의해 제2감광막 패턴을 형성하고, 노출된 제2 및 제1절연층을 식각하여 불순물 확산영역 및 제3전도배선이 노출된 제1 및 제2콘택홀을 형성한 다음, 상기 제2감광막 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제2항에 있어서, 상기 제1 및 제2콘택홀과 제3 및 제4콘택홀은 콘택홀의 깊이가 서로 다른 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제2항에 있어서, 제3 및 제4콘택홀을 최소 패턴 선폭으로 형성하고, 그 하부의 노출된 제4 및 제5 전도배선을 역시 최소 패턴 선폭으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022436A KR950006340B1 (ko) | 1991-12-09 | 1991-12-09 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022436A KR950006340B1 (ko) | 1991-12-09 | 1991-12-09 | 반도체 소자의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014787A KR930014787A (ko) | 1993-07-23 |
| KR950006340B1 true KR950006340B1 (ko) | 1995-06-14 |
Family
ID=19324385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022436A KR950006340B1 (ko) | 1991-12-09 | 1991-12-09 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950006340B1 (ko) |
-
1991
- 1991-12-09 KR KR1019910022436A patent/KR950006340B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014787A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| KR930011432B1 (ko) | 접촉 홀의 형성방법 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| KR100218726B1 (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR0170899B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR950006340B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5928990B2 (ja) | 半導体装置 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR100505414B1 (ko) | 정렬 키 형성 방법 | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR930007752B1 (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR100219523B1 (ko) | 높은 소자분리능을 갖는 반도체장치 및 그 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR0122516B1 (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
| KR100333652B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR940001156B1 (ko) | 반도체 소자의 접속장치 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |