KR0170899B1 - 반도체소자의 콘택홀 제조방법 - Google Patents

반도체소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR0170899B1
KR0170899B1 KR1019940016961A KR19940016961A KR0170899B1 KR 0170899 B1 KR0170899 B1 KR 0170899B1 KR 1019940016961 A KR1019940016961 A KR 1019940016961A KR 19940016961 A KR19940016961 A KR 19940016961A KR 0170899 B1 KR0170899 B1 KR 0170899B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
photoresist pattern
contact hole
interlayer insulating
Prior art date
Application number
KR1019940016961A
Other languages
English (en)
Other versions
KR960005789A (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940016961A priority Critical patent/KR0170899B1/ko
Priority to CN95108120A priority patent/CN1037881C/zh
Priority to US08/502,305 priority patent/US5510286A/en
Publication of KR960005789A publication Critical patent/KR960005789A/ko
Application granted granted Critical
Publication of KR0170899B1 publication Critical patent/KR0170899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Abstract

본 발명은 반도체소자의 콘택홀 제조방법에 관한것으로서, 소정의 하부 구조가 형성되어 있는 반도체기판상에 절연막을 형성하며, 상기 절연막상에 일련의 도전배선들을 형성하고, 상기 구조의 전표면에 충간절연막을 형성하며, 상기 충간절연막상에 측벽이 상기 도전배선상에 위치하는 제1감광막패턴을 형성하며, 상기 제1감광막패턴의 측벽에 희생막 스페이서을 형성하고, 다시 나머지 충간절연막상에는 제2감광막패턴을 형성하며, 상기 제1및 제2감광막패턴에 의해 노출되어 있는 희생막 스페이서와 충간절연막을 순차적으로 제거하여 도전배선을 노출시키는 콘택홀을 형성하였으므로, 도전배선의 폭 및 간격을 콘택과의 오버랩을 고려하여 크게 형성하지 않고, 감광막패턴의 분해능 한계치에 가깝게 형성할 수 있으며, 콘택홀을 감광막패턴의 분해능 한계치 이하의 크기로 형성하여도 도전배선과의 오버랩을 유지할 수 있으므로, 소자를 고집적화시킬 수 있다.

Description

반도체소자의 콘택홀 제조방법
제1a도 내지 제1c도는 본발명에 따른 반도체소자의 콘택홀 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2 : 도전배선
3 : 충간절연막 4,6 : 감광막
5 : 희생막 스페이서 7 : 콘택홀
본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로서, 특히, 일차 및 이차 감광막패턴들을 형성할 때 그 사이에 소정두께의 희생막 스페이서를 개재시키고 상기 희생막 스페이서를 제거하여 노출되는 충간절연막을 제거하여 감광막패턴의 분해능 한계치 이하의 크기를 갖는 콘택홀을 형성하여 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자의 콘택홀 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 상하의 배선이나 캐패시터등을 연결하는 콘택 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다. 따라서, 다층의 도전선을 구비하는 반도체 소자에서 콘택을 형성하기 위해서는 제조 공정에서의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다. 또한 콘택홀 크기의 감소는 반도체 제조장비의 고정밀성을 요구하게 되며, 현재의 장비로는 어느 정도 이하 크기의 미세패턴, 예를들어 0.4㎛이하의 패턴 형성이 매우 어렵다.
상기 콘택홀은 간격 유지를 위하여 설계시 마스크들간에 일정한 설계 규칙에 따르며, 다음과 같은 요소들을 고려하여야 한다.
첫째, 마스크 정렬시의 오배열 여유(misalignment tolerance), 둘째, 노광공정시의 렌즈 왜곡(lens distortion), 세째, 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimention variation). 네째, 마스크간의 정합(registration)등과 같은 요인들을 고려하여야 한다.
따라서 상기와 같은 여러가지 사항들을 고려하면 콘택홀 자체의 크기 및 간격이 감광막패턴의 분해능 한계치 이상으로 커져 소자의 소집적화가 어려운 문제점이 있다.
또한 도전배선들간의 간격도 콘택과의 오버랩 정도를 고려하여 형성하므로 도전배선간의 간격 및 도전배선의 폭이 증가되어 고집적화를 방해하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 충간절연막을 콘택홀 마스크로 형성되는 제1및 제2감광막패턴들을 그 사이에 희생막 스페이서를 개재시켜 형성하고 상기 희생막 스페이서를 제거하여 노출되는 충간절연막을 식각하여 감광막패턴의 분해능 한계치 이하의 크기를 갖는 콘택홀을 형성하여 소자의 고집적화에 유리한 반도체소자의 콘택홀 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 콘택홀 제조방법의 특징은, 예정된 구조의 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막상에 도전배선을 형성하는 공정과, 상기 구조의 전표면에 충간절연막을 형성하는 공정과, 상기 충간절연막상에 측벽이 상기 도전배선상에 위치하는 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴의 측벽에 스페이서를 형성하는 공정과, 상기 노출되어 있는 충간절연막상에 제2감광막패턴을 형성하는 공정과, 상기 희생막 스페이서를 제거하여 노출되는 충간절연막을 상기 제1및 제2감광막패턴을 마스크로 식각하여 도전층을 노출시키는 콘택홀을 형성하는 공정을 구비함에 있다.
이하 본발명에 따른 반도체소자의 콘택홀 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제1a도 내지 제1c도는 본발명에 따른 반도체소자의 콘택홀 제조 공정도이다.
먼저, 소정구조, 예를들어 소자분리 절연막과, 게이트전극 및 소오스/드레인전극이 형성되어 있는 반도체기판(도시되지 않음)상에 절연막(1)을 형성한 후, 상기 절연막(1)상에 도전배선(2)을 형성한다. 그다음 상기 구조의 전표면에 충간절연막(3)을 형성하고, 상기 충간절연막(3)상에 측벽이 상기 도전배선(2)상에 위치하는 제1감광막패턴(4)들을 형성한다. 이때 상기 충간절연막(3)은 평탄화를 위하여 유동성이 우수한 제질, 예를들어 비.피.에스.지(Boro Phospho Silicate Glass; 이하 BPSG라 칭함)로 형성한다(제1a도 참조).
그후, 상기 구조의 전표면에 희생막(도시되지 않음)을 도포한 후, 전면 이방성식각하여 상기 제1감광막패턴(4)의 측벽에 희생막 스페이서(5)들을 형성한 후, 상기 구조의 전표면에 감광막을 도포하고, 상기 제1감광막패턴(4)과 희생막 스페이서(5)의 상측이 노출되도록 에치백하여 제2감광막패턴(6)을 형성한다. 이때 상기 희생막은 소정재질, 예를들어 150-300℃ 정도의 저온에서 감광막패턴의 분해능 한계치 이하의 크기, 예를들어 0.05-0.3㎛ 정도 두께의 산화막으로 형성한다(제1b도 참조).
그다음 상기 제1및 제2감광막패턴(4), (6)을 마스크로 상기 희생막 스페이서(5)를 제거하고, 이때 노출되는 충간절연막(3)을 식각하여 도전 배선(2)을 노출시키는 콘택홀(7)을 형성한다(제1c도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 콘택홀 제조방법은 소정의 하부 구조가 형성되어 있는 반도체기판상에 절연막을 형성하며, 상기 절연막상에 일련의 도전배선들을 형성하고, 상기 구조의 전표면에 충간절연막을 형성하며, 상기 충간절연막상에 측벽이 상기 도전배선상에 위치하는 제1감광막패턴을 형성하며, 상기 제1감광막패턴의 측벽에 희생막 스페이서을 형성하고, 다시 나머지 충간절연막상에는 제2감광막패턴을 형성하며, 상기 제1및 제2감광막패턴에 의해 노출되어 있는 희생막 스페이서와 충간절연막을 순차적으로 제거하여 도전배선을 노출시키는 콘택홀을 형성하였으므로, 도전배선의 폭 및 간격을 콘택과의 오버랩을 고려하여 크게 형성하지 않고, 감광막패턴의 분해능 한계치에 가깝게 형성할 수 있으며, 콘택홀을 감광막패턴의 분해능 한계치 이하의 크기로 형성하여도 도전배선과의 오버랩을 유지할 수 있으므로, 소자를 고집적화시킬 수 있는 이점이 있다.

Claims (4)

  1. 예정된 구조의 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막상에 도전배선을 형성하는 공정과, 상기 구조의 전표면에 충간절연막을 형성하는 공정과, 상기 충간절연막상에 측벽에 상기 도전배선상에 위치하는 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴의 측벽에 희생막 스페이서를 형성하는 공정과, 상기 노출되어 있는 충간절연막상에 제2감광막패턴을 형성하는 공정과, 상기 희생막 스페이서를 제거하여 노출되는 충간절연막을 상기 제1및 제2감광막패턴을 마스크로하여 제거하여 도전층을 노출시키는 콘택홀을 형성하는 공정을 구비하는 반도체소자의 콘택홀 제조방법.
  2. 제1항에 있어서, 상기 희생막 스페이서를 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
  3. 제2항에 있어서, 상기 산화막을 150-300℃ 정도의 온도에서 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
  4. 제1항에 있어서, 상기 산화막을 0.05-0.3㎛ 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
KR1019940016961A 1994-07-14 1994-07-14 반도체소자의 콘택홀 제조방법 KR0170899B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940016961A KR0170899B1 (ko) 1994-07-14 1994-07-14 반도체소자의 콘택홀 제조방법
CN95108120A CN1037881C (zh) 1994-07-14 1995-07-12 形成半导体器件接触孔的方法
US08/502,305 US5510286A (en) 1994-07-14 1995-07-13 Method for forming narrow contact holes of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016961A KR0170899B1 (ko) 1994-07-14 1994-07-14 반도체소자의 콘택홀 제조방법

Publications (2)

Publication Number Publication Date
KR960005789A KR960005789A (ko) 1996-02-23
KR0170899B1 true KR0170899B1 (ko) 1999-03-30

Family

ID=19387962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016961A KR0170899B1 (ko) 1994-07-14 1994-07-14 반도체소자의 콘택홀 제조방법

Country Status (3)

Country Link
US (1) US5510286A (ko)
KR (1) KR0170899B1 (ko)
CN (1) CN1037881C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976930A (en) * 1997-04-25 1999-11-02 Micron Technology, Inc. Method for forming gate segments for an integrated circuit
US6190960B1 (en) * 1997-04-25 2001-02-20 Micron Technology, Inc. Method for coupling to semiconductor device in an integrated circuit having edge-defined sub-lithographic conductors
JP2005513800A (ja) * 2001-12-20 2005-05-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 不揮発性メモリセルの製造
ITMI20022784A1 (it) * 2002-12-30 2004-06-30 St Microelectronics Srl Processo per la fabbricazione di celle di memoria
ITMI20022785A1 (it) * 2002-12-30 2004-06-30 St Microelectronics Srl Processo per la fabbricazione di celle di memoria
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
CN101847576B (zh) * 2010-04-23 2012-01-25 北京大学 一种制备超窄槽的方法
US10332870B2 (en) * 2017-06-01 2019-06-25 Samsung Electronics Co, Ltd. Semiconductor device including a field effect transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS60254733A (ja) * 1984-05-31 1985-12-16 Nec Corp パタ−ン形成法
JPH0682796B2 (ja) * 1985-12-12 1994-10-19 株式会社東芝 半導体装置の製造方法
JPH04212472A (ja) * 1990-07-13 1992-08-04 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
JP3043135B2 (ja) * 1991-09-26 2000-05-22 新日本製鐵株式会社 不揮発性半導体メモリの製造方法
KR950000658B1 (en) * 1992-02-12 1995-01-27 Hyundai Electronics Co Ltd Forming method of contact hole in semiconductor devices
US5236853A (en) * 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
US5429967A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Process for producing a very high density mask ROM
US5429988A (en) * 1994-06-13 1995-07-04 United Microelectronics Corporation Process for producing high density conductive lines

Also Published As

Publication number Publication date
KR960005789A (ko) 1996-02-23
CN1037881C (zh) 1998-03-25
CN1116362A (zh) 1996-02-07
US5510286A (en) 1996-04-23

Similar Documents

Publication Publication Date Title
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR0170899B1 (ko) 반도체소자의 콘택홀 제조방법
KR100258364B1 (ko) 반도체 소자의 콘택 제조방법
KR100367495B1 (ko) 반도체소자의콘택홀형성방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR20020002018A (ko) 반도체소자의 제조방법
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
KR100197655B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100275334B1 (ko) 반도체소자의제조방법
KR100261682B1 (ko) 반도체 소자의 제조방법
KR970007821B1 (ko) 반도체 장치의 콘택 제조방법
KR100333652B1 (ko) 반도체소자의콘택홀형성방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0167604B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR0172782B1 (ko) 반도체소자의 콘택 및 그 제조방법
KR100329070B1 (ko) 반도체소자의콘택형성방법
KR100434962B1 (ko) 반도체 소자의 콘택 형성방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR0144419B1 (ko) 반도체 소자의 콘택 제조방법
KR20020002641A (ko) 반도체소자의 제조방법
KR100399934B1 (ko) 반도체장치의콘택형성방법
KR100258368B1 (ko) 반도체 소자의 콘택 형성방법
KR0140729B1 (ko) 미세콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee