KR930007752B1 - 반도체 소자의 접속장치 및 그 제조방법 - Google Patents

반도체 소자의 접속장치 및 그 제조방법 Download PDF

Info

Publication number
KR930007752B1
KR930007752B1 KR1019900018854A KR900018854A KR930007752B1 KR 930007752 B1 KR930007752 B1 KR 930007752B1 KR 1019900018854 A KR1019900018854 A KR 1019900018854A KR 900018854 A KR900018854 A KR 900018854A KR 930007752 B1 KR930007752 B1 KR 930007752B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
etch stop
forming
wiring
Prior art date
Application number
KR1019900018854A
Other languages
English (en)
Other versions
KR920010820A (ko
Inventor
김재갑
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900018854A priority Critical patent/KR930007752B1/ko
Priority to US07/793,819 priority patent/US5331733A/en
Priority to JP3304325A priority patent/JP2557154B2/ja
Publication of KR920010820A publication Critical patent/KR920010820A/ko
Application granted granted Critical
Publication of KR930007752B1 publication Critical patent/KR930007752B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용없음.

Description

반도체 소자의 접속장치 및 그 제조방법
제1도는 본 발명에 따라 반도체 접속장치를 형성하기 위해 주요 마스크층을 배열한 평면도.
제2a도 내지 제2d도는 본 발명의 제조과정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
A : 도전층 배선마스크 B : 식각정지층 마스크
C : 콘택마스크 1 : 제1도전층배선
2 : 제1절연층 3 : 식각정지층
4 : 제2절연층 5 : 제2도전층
10 : 소정의 물질 20 : 콘택홀
본 발명은 고집적 반도체 소자의 접속장치 및 그 제조방법에 관한 것으로, 특히 형성가능한 최소 선폭의 제1도전층 배선 상부 일정부분에 식각정지층을 형성하여 콘택홀을 형성하기 위한 식각공정에서 최소면적 콘택홀의 일측면이 상기 식각정지층에 의해 축소되어 제1도전층에 의해 축소되어 제1도전층 배선 상부의 소정부분에만 콘택홀 형성되어 제2도전층이 정확하게 제1도전층 배선에만 접촉되는 반도체 소자의 접속장치 및 그 제조방법에 관한것이다.
일반적으로 반도체 소자의 접속장치를 제조하는데 있어서, 소정의 도전층이 층간 절연층을 지나 그 하qn의 제1도전층 배선에 접속시키기 위하여 일정부분의 층간 절연층을 식각하여 그 하부의 제1도전층 배선이 노출된 콘택홀을 콘택마스크를 배열하는데 있어서 일정한 설계 규칙에 따라서 수행되어야 한다. 즉, 제2도 전층이 콘택되는 제1도전층 배선의 면적은 마스크 작업시 고려되는 오배열 공차(Misalignment Toler anc
e)와 사진식각 공정시 고려되는 크기의 변동(Variation)이 고려되어 콘택홀의 면적보다 더 커야한다. 만약 콘택홀의 면적보다 제1도전층의 면적이 적거나 같을 경우 콘택홀을 형성하기 위한 절연층 식각시 식각되는 영역의 가장자리가 제1도전층 배선을 벗어나 제1도전층 배선 하부에 있는 또다른 도전층 또는 기판이 노출됨으로써 제2도전층이 콘택될때 하부의 또다른 도전층 또는 기판에 접속되어 소자가 동작하지 못하게 된다.
따라서 종래에는 배열된 소정의 제1도전층 배선에 소정의 제2도전층 배선을 각각 연결시키기 위한 콘택을 형성하기 위해서는 제1도전층 배선의 폭은 콘택홀의 폭보다 크게 해야 함으로서 소정의 제1도전층 배선의 선폭을 형성할 수 있는 최소 선폭(예를들어 광리소그라피로 형성할 수 있는 최소 선폭) 이상이 되어야만 한다.
그러나, 본 발명은 형성할 수 있는 최소 선폭으로 형성된 제1도전층 배선 일측상부와 겹치는 식각정치층을 형성하여 콘택홀 형성을 위한 절연막 식각시 제1도전층 배선에서 벗어난 부분에서는 이 식각정지층에의해 식각이 정지하게 되어 하부의 다른 도전층 또는 기판이 노출되는 것을 방지하는 반도체 소자의 접속장치 및 그 제조방법을 제공하는데 그 목적이 있다.
이와같이 함으로써 소정의 제1도전층 배선의 선폭을 형성할 수 있는 최소거리로 하더라도 상기의 도전층 또는 기판이 노출되는 것을 방지하고, 제2도전층을 제1도전층 배선에 정확하게 접속한다.
본 발명에 의하면 형성가능한 최소 선폭으로된 제1도전층 배선들이 다수개 형성되고, 상기 제1도전층 배선 상부의 제2절연층, 제1절연층의 일정부분을 통하여 제1도전층 배선의 본 발명에 의하면 형성가능한 최소 선폭으로된 제1도전층 배선들이 다수개 형성되고, 상기 제1도전층 배선 상부의 제2절연층, 제1절연층의 일정부분을 통하여 제1도전층 배선의 소정상부가 노출되어 콘택홀이 형성되되 상기 제2절연층과 제1절연층 사이에 상기 제1도전층 배선의 일측상부와 겹쳐있는 식각정지층에 의해 콘택홀의 면적이 축소되어 형성되고, 제2도전층이 상기 콘택홀을 통하여 제1도전층 배선에 접속된 것을 특징으로 한다.
이하 본 발명의 제조과정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 반도체 접속장치를 형성하기 위한 주요 마스크층을 배열한 평면도로서, 기판(도시안됨) 상부에 도전층 배선 마크스(A), 식각정지층 마스크(B) 및 콘택마스크(C)가 배열되어 있다. 상기의 도전층 배선마스크(A)에 의해 형성되는 도전층 배선들은 형성할 수 있는 최소거리 간격으로 배열되어있고, 도전층 배선에 콘택을 형성할때 콘택마스크(C)를 좌측의 식각정치층 마스크(B)와 일부분이 겹치도록 배열하여 콘택마스크(C)가 잘못 배열되거나 식각공정시 크기 변동에 의해 도전층 배선 하부의 다른 도전층 또는 기판이 노출되는 것을 방지한다.
제2A도 내지 제2C도는 제1도의 A-A'선을 따라 본 발명의 제조과정을 나타내는 단면도이다.
제2A도는 소정의 물질(10)(기판 또는 절연층) 상부에 제1도전층 배선(1)을 형성하고, 상부에 제1절연층(2)을 형성한 후 식각정치층용 도전층(예를들어 실리콘막)를 전체적으로 형성한 다음, 식각정치층 마스크를 사용하여 식각정지층(3)을 형성한 상태의 단면도로서, 상기의 식각정지층(3)은 상기 도전층 배선(1) 상부의 일정부분에까지 겹쳐서 형성된다. 상기의 식각정지층(3)은 다른 부분에서 사용되는 도전층을 사용하여 다른 부분을 패턴닝(Patterning)할때 동시에 형성할 수도 있고, 별도의 공정으로 형성할 수도 있다.
제2B도는 상기 식각정지층(3)을 포함하여 전체적으로 제2절연층(4)을 형성한 상태의 단면도로서 제2A도에서 언급한 것 같이 상기 식각정지층(3)을 별도로 형성할 경우 이 공정단계는 생략해도 된다.
제2C도는 콘택마스크를 이용하여 제1도전층 배선(1) 소정 상부의 제1절연층(2), 제2절연층(4)과 식각정지층(3)의 제2절연층(4)을 식각하여 상부는 형성가능한 최소면적이며 하부는 더 적은 면적으로된 콘택홀(20) 형성한 상태의 단면도로서, 상기 콘택홀(20)은 제1도전층 배선(1)의 위치에서 일측면으로 치우쳐 형성되어 식각정지층(3)이 없을 경우 하부의 제1도전층 배선(1) 측면이 식각되어 하부의 다른 도전층 또는 기판이 노출되겠지만 상기 식각정지층(3)에 의해 식각면적이 줄어들어 제1도전층 배선(1) 중앙 상부에만 콘택홀(20)이 형성되어 있다.
제2D도는 상기의 공정단계후에 제2도전층(5)을 상기 콘택홀(20)을 통해 제1도전층(1)에 콘택한 상태의 단면도이다.
상기한 바와같이 본 발명은 광리소그라피 기술등에 의한 최소 선폭으로 형성된 제1도전층 배선 상부에 정확하게 제2도전층을 접속할 수 있으므로 접속 영역의 면적을 최소화시켜 반도체 소자의 고집적화에 기여할 수 있다.

Claims (10)

  1. 반도체 소자의 접속장치에 있어서, 제1도전층 배선들이 다수개 형성되고, 상기 제1도전층 배선 상부의 제2절연층, 제1절연층의 일정부분을 통하여 제1도전층 배선의 소정상부가 노출되어 콘택홀이 형성되되 상기 제2절연층과 제1절연층 사이에 상기 제1도전층 배선의 일측상부와 겹쳐있는 식각정지층에 의해 콘택홀의 면적이 축소되어 형성되고, 제2도전층이 상기 콘택홀을 통하여 제1도전층 배선에 접속된 것을 특징으로 하는 반도체 소자의 접속장치.
  2. 제1항에 있어서, 상기 식각정지층은 도전체인 것을 특징으로 하는 반도체 소자의 접속장치.
  3. 제2항에 있어서, 상기 도전체는 실리콘막인 것을 특징으로 하는 반도체 소자의 접속장치.
  4. 제1항에 있어서, 상기 식각정지층은 소정의 제1도전층 배선과 일부 겹치고 그 이웃하는 제1도전층 배선과는 겹치지 않도록 형성된 것을 특징으로 하는 반도체 소자의 접속장치.
  5. 제1항에 있어서, 상기 제1도전층 배선들이 다수개 형성된 것을 형성가능한 최소 선폭으로 제1도전층을 형성하고 제1도전층 배선들의 간격은 최소 선폭 간격인 것을 특징으로 하는 반도체 소자의 접속장치.
  6. 제1항에 있어서, 제1절연층 상부에 식각정지층을 형성한후 그 상부에 제2절연층을 형성하지 않고 비로 콘택홀을 형성하는 것을 특징으로 하는 반도체 소자의 접속장치.
  7. 반도체 소자의 접속장치 제조방법에 있어서, 제1도전층 배선들을 소정의 물질 상부에 형성한 다음, 전체적으로 제1절연층을 형성하는 단계와, 상기 제1절연층 상부에 식각정지층을 형성한 다음 식각정지층 마스크를 사용하여 상기 제1도전층 배선 일측 상부면과 일부 겹치도록 식각정지층을 형성하는 단계와, 상기 식각정지층을 포함하는 전체구조 상부에 제2절연층을 형성한 다음 상기 제1도전층 배선 상부에서 일측면으로 이동시켜 배열된 콕택마스크를 사용하여 상기 식각정지층의 일측면과 제1도전층 배선 중앙일부가 이 노출되는 콘택홀을 형성하는 단계와, 전체적으로 제2도전층을 형성하여 상기 콘택홀을 통하여 노출된 제1도전층 배선에 접속되는 단계로 이루어지는 반도체 소자의 접속장치 제조방법.
  8. 제7항에 있어서, 상기 도전층 배선을 다수개 형성하되 형성가능한 최소 선폭 간격으로 형성하는 것을 특징으로 하는 반도체 소자의 접속장치 제조방법.
  9. 제7항에 있어서, 상기 식각정지층은 소정의 제1도전층 배선과 일부분이 겹치고 그 이웃하는 제1도전층 배선과는 겹치지 않도록 형성하는 것을 특징으로 하는 반도체 소자의 접속장치 제조방법.
  10. 제7항에 있어서, 상기 식각정지층은 실리콘막으로 형성하는 것을 특징으로 하는 반도체 소자의 접속장치 제조방법.
KR1019900018854A 1990-11-21 1990-11-21 반도체 소자의 접속장치 및 그 제조방법 KR930007752B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900018854A KR930007752B1 (ko) 1990-11-21 1990-11-21 반도체 소자의 접속장치 및 그 제조방법
US07/793,819 US5331733A (en) 1990-11-21 1991-11-18 Method for manufacturing a connection device for a semiconductor device
JP3304325A JP2557154B2 (ja) 1990-11-21 1991-11-20 半導体素子の接続装置及び其の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018854A KR930007752B1 (ko) 1990-11-21 1990-11-21 반도체 소자의 접속장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920010820A KR920010820A (ko) 1992-06-27
KR930007752B1 true KR930007752B1 (ko) 1993-08-18

Family

ID=19306304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018854A KR930007752B1 (ko) 1990-11-21 1990-11-21 반도체 소자의 접속장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5331733A (ko)
JP (1) JP2557154B2 (ko)
KR (1) KR930007752B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621261B2 (ja) * 2010-01-08 2014-11-12 ヤマハ株式会社 半導体装置および半導体装置の製造方法
JP5707725B2 (ja) * 2010-04-08 2015-04-30 カシオ計算機株式会社 薄膜のパターニング方法及び表示パネルの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157546A (en) * 1981-03-24 1982-09-29 Nec Corp Manufacture of semiconductor device
JPS59172744A (ja) * 1983-03-23 1984-09-29 Nec Corp 半導体装置の製造方法
JPH0691251B2 (ja) * 1984-08-22 1994-11-14 松下電器産業株式会社 薄膜トランジスタアレイおよびその製造方法
JPH0740604B2 (ja) * 1985-07-30 1995-05-01 ソニー株式会社 Ｍｏｓ半導体装置の製造方法
JPS62217635A (ja) * 1986-03-19 1987-09-25 Toshiba Corp 半導体装置
JPH01214046A (ja) * 1988-02-22 1989-08-28 Nec Corp 半導体装置の製造方法
JPH0779137B2 (ja) * 1988-06-13 1995-08-23 日本電気株式会社 半導体装置
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
JPH0391929A (ja) * 1989-09-04 1991-04-17 Toshiba Micro Electron Kk 半導体装置の製造方法
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact

Also Published As

Publication number Publication date
KR920010820A (ko) 1992-06-27
US5331733A (en) 1994-07-26
JPH04287347A (ja) 1992-10-12
JP2557154B2 (ja) 1996-11-27

Similar Documents

Publication Publication Date Title
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR100256800B1 (ko) 콘택홀 제조방법
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR960002064B1 (ko) 반도체 소자의 콘택 제조방법
KR920005453B1 (ko) 반도체 접속장치 형성방법
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR930020641A (ko) 다층배선 형성방법
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
KR100410812B1 (ko) 반도체장치의제조방법
KR940001156B1 (ko) 반도체 소자의 접속장치
US5338397A (en) Method of forming a semiconductor device
JPS6148779B2 (ko)
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR100399934B1 (ko) 반도체장치의콘택형성방법
JP3124085B2 (ja) 半導体装置
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0161424B1 (ko) 고집적 반도체소자의 배선층
JP3999940B2 (ja) 半導体装置の製造方法
KR0122516B1 (ko) 반도체 소자의 금속배선 콘택 제조방법
KR950006340B1 (ko) 반도체 소자의 콘택홀 형성방법
KR960006703B1 (ko) 반도체 소자의 배선 제조방법
JPS62177945A (ja) 半導体装置の配線接続構造

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee