JPH0391929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0391929A JPH0391929A JP22882889A JP22882889A JPH0391929A JP H0391929 A JPH0391929 A JP H0391929A JP 22882889 A JP22882889 A JP 22882889A JP 22882889 A JP22882889 A JP 22882889A JP H0391929 A JPH0391929 A JP H0391929A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- wiring layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 238000000059 patterning Methods 0.000 claims description 4
- 239000011295 pitch Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 85
- 229910052814 silicon oxide Inorganic materials 0.000 description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 35
- 229910052782 aluminium Inorganic materials 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 239000007789 gas Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（崖業上の利用分野）
この発明は多層配線構造の半導体装置の製造方法に係り
、特にスルーホールを形成する工程を含む半導体装置の
製造方法に関する。 （従来の技術） スルーホールの形成工程を含む従来の半導体装置の製造
方法を第４図（ａ）〜（ｄ）の断面図を用いて説明する
。まず、第４図（ａ）に示すように、シリコン基板３ｌ
上にＣＶＤ法（化学的気相＋＋３Ｅ長広）により、層間
絶縁膜としてシリコン酸化膜３２を形成し、続いて第１
層目のアルミニウム層を全面に堆積し、これをパターニ
ングして第１の金属配線層３３を形成する。次に第４図
（ｂ）に示すように、プラズマＣＶＤ法により３００〜
３５０℃程度の低温で、全面に厚いシリコン酸化膜３４
を形成する。続いて第４図（ｃ）に示すように、所定の
マスクを用いてＲＩＥ（反応性イオンエッチング）法に
より、上記第１層目の金属配線層３３上のシリコン酸化
膜３４を選択的に除表し、スルーホール３５を開門する
。この後、全面に第２層目のアルミニウム層を堆積し、
これをパターニングして第２の金属配線層３Ｂを形成す
る。 ところで、上記従来の方法では、第４図（ｃ）の工程に
おいて、ＲＩＥによるスルーホール開口の際に、マスク
の合わせ誤差やプロセスの変動により、第５図の平面図
に示すように、スルーホール３５の開口位置が第１の金
属配線層３３上からずれてしまう。このように、スルー
ホール３５が正規の位置からずれて開口されると、第１
の金属配線層３３の下部の層間絶縁膜であるシリコン酸
化膜３２までエッチングされてしまう。この場合、第２
の金属配線層３６と、下層の図示しない多結晶シリコン
配線層やシリコン基板３Ｉとの間で漏れ電流が流れたり
、最悪の場合には垣絡する等の不都合が発生する。 そこで、スルーホールを開口する際は一般に、第６図の
平面図に示すように、スルーホール３５の開口千走位置
の第１の金属配線層３３の配線幅を、この第１の金属配
線層自体の最小寸法幅よりも太くするようにしている。 すなわちスルーホール３５と第１の金属配線層３３との
間に、マスクの合わせ誤差やプロセス変動を許容できる
ような一定の寸法余裕を持たせることにより、スルーホ
ール３５が開口予定位置からずれて形成された場合でも
、上記のような不都合が発生しないようにしている。 （発明が解決しようとする課題） しかしながら、第６図のようにスルーホールの開口予定
位置の第１の金属配線層の配線幅を太くすると、必然的
に配線ピッチが大きくなり、強いてはチップ面積の増大
を招くという欠点がある。 この発明は上記のような事情を考慮してなされたもので
あり、その目的は、配線ピッチを増大させることなくス
ルーホールを形成することができ、もって高密度な多層
配線構造の半導体装置を製造することができる半導体装
置の製造方法を提供することにある。 ［発明の構成コ （課題を解決するための手段） この発明の半導体装置の製造方法は、シリコン半導体基
体上に第１の絶縁膜を形成する工程と、上記第１の絶縁
膜上にシリコン膜を堆積する′工程と、上記シリコン膜
上に第２の絶縁膜を形成する工程と、上記第２の絶縁膜
上に第１の金属配線層を選択的に形成する工程と、上記
第１の金属配線層上を含む全面に第３の絶縁膜を形成す
る工程と、上記第３の絶縁膜に対し上記第１の金属配線
層に達する開口部を形成する工程と、上記開口部内を金
属層で埋め込む工程と、上記金属層と電気的に接続され
る第２の金属配線層を上記第３の絶縁膜上に選択的に形
成する工程とを具備したことを特徴とする。 又、この発明の半導体装置の製造方法は、シリコン半導
体基体上に第１の絶縁膜を形成する工程と、上記第１の
絶縁膜上にシリコン膜を堆積する工程と、上記シリコン
膜をパターニングして必要な箇所にのみ選択的に残す工
程と、上記シリコン膜上を含む全面に第２の絶縁膜を形
成する工程と、端部が上記シリコン股上に重なるように
上記第２の絶縁膜上に第１の金属配線層を選択的に形成
する工程と、上記筆１の金属配線層上を含む全面に第３
の絶縁膜を形成する工程と、上記第３の絶縁膜に対し上
記第１の金属配線層に達する開口部を形成する工程と、
上記開口部内を金属層で埋め込む工程と、上記金属層と
電気的に接続される第２の金属配線層を上記第３の絶縁
膜上に選択的に形成する工程とを具備したことを特徴と
する。 さらにこの発明の半導体装置の製造方法は、シリコン半
導体基体上に第１の絶縁膜を形成する工程と、上記第１
の絶縁膜上にシリコン膜を堆積する工程と、上記シリコ
ン膜上に第２の絶縁膜を形成する工程と、上記第２の絶
縁膜上に第１の金属配線層を選択的に形成する工程と、
上記第１の金属配線層の端部の側壁上に第３の絶縁膜を
選択的に形成する工程と、上記第１の金属配線層及び上
記第３の絶縁膜をマスクに用いて上記シリコン膜を選択
的に除表する工程と、全面に第４の絶縁膜を形成する工
程と、上記第４の絶縁膜に対し上記第１の全域配線層に
達する開口部を形成する工程と、上記開口部内を金属層
で埋め込む工程と、上記金属層と電気的に接続される第
２の金属配線層を上記第４の絶縁膜上に選択的に形成す
る工程とを具備したことを特徴とする。 （作用） この発明の半導体装置の製造方法では、第３の絶縁膜に
対し第１の金属配線層に達する開口部を形成する際に、
その下部に形威されているシリコン膜がエッチングの際
のブロックとなり、シリコン半導体基体上に形成された
第１の絶縁膜が除去されることが防止できる。 （実施例） 以下、図面を参照してこの発明を実施例により説明する
。 第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の第１の実施例による各工程を順次示す断面図である
。 この実施例の方法では、まず、第１図（ａ）に示すよう
に、シリコン基板ｌ１上に層間絶縁膜としてシリコン酸
化膜１２を形成した後、シリコン酸化膜ｌ２の表面上に
厚さ１００〜２００ｎｍの多結晶シリコン層Ｉ３を気相
或長させる。なお、この多結晶シリコン層ｌ３に対し不
純物は導入されない。 続いて、第１図（ｂ）に示すように、上記多結晶シリコ
ン層１３上に厚さ１００ｎｍ程度のシリコン酸化膜１４
をＣＶＤ法により形成する。 次にシリコン酸化膜ｌ４上に厚さ４００〜８００ｎｍ程
度のアルミニウム含有膜をスパッタ法により形威する。 このアルミニウム含有膜としては、例えば、アルミニウ
ム（Ａｌ）単体膜、アルミニウム（ＡＩ）とシリコン（
Ｓｉ）の合金膜、アルミニウム（ＡＩ） シリコン（
Ｓｉ）及び銅（Ｃｕ）の合金膜等が使用可能である。続
いて、第１図（ｃ）に示すように、写真蝕刻技術（Ｐ
Ｅ Ｐ）及びＲＩＨにより、上記アルミニウム含有膜を
選択的に除去して第１の金属配線層１５を形成する。 次に、第１１ｍ （ｄ）に示すように、全面に厚い層間
絶縁膜としてシリコン酸化膜１Ｂを形成する。 このシリコン酸化膜ｉ６の形成方法については、下地層
がアルミニウム＋１１，体膜である場合、３ｏＯ〜３５
０℃程度の低温プラズマＣＶＤ法が一般ニ用いられる。 続いて、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜
ｌ６に対してスルーホールｌ７を開口する。 次に、第１図（ｅ，）に示すように、ＷＦ６ （六フッ
化タングステン）ガスとＨ２（水素）ガスにさらにＳｉ
Ｈ，（シラン）ガスを添加した混合ガスの反応を利用し
たＣＶＤ法により、上記スルーホールｌ７内にタングス
テンを選択的に成長させ、埋め込み金属膜ｌ８を形成し
た後、アルミニウム膜を全面にスバッタし、ＰＥＰ及び
ＲＩＨによりこのアルミニウム膜をパターニングして第
２の金属配線層１９を形成する。 この実施例の方法によれば、第１の金属配線層１５の下
部に多結晶シリコン層１３が形成されているため、スル
ーホールｌ７を開口する際に、マスク合わせ誤差やプロ
セスの変動により、スルーホール開口位置が第１図（ｄ
）に示すように第１の金属配線層１５からずれた場合で
も、多結晶シリコン層ｌ３がストッパーとなり、下地の
シリコン酸化膜１２はエッチングされない。このため、
第２の金属配線層
、特にスルーホールを形成する工程を含む半導体装置の
製造方法に関する。 （従来の技術） スルーホールの形成工程を含む従来の半導体装置の製造
方法を第４図（ａ）〜（ｄ）の断面図を用いて説明する
。まず、第４図（ａ）に示すように、シリコン基板３ｌ
上にＣＶＤ法（化学的気相＋＋３Ｅ長広）により、層間
絶縁膜としてシリコン酸化膜３２を形成し、続いて第１
層目のアルミニウム層を全面に堆積し、これをパターニ
ングして第１の金属配線層３３を形成する。次に第４図
（ｂ）に示すように、プラズマＣＶＤ法により３００〜
３５０℃程度の低温で、全面に厚いシリコン酸化膜３４
を形成する。続いて第４図（ｃ）に示すように、所定の
マスクを用いてＲＩＥ（反応性イオンエッチング）法に
より、上記第１層目の金属配線層３３上のシリコン酸化
膜３４を選択的に除表し、スルーホール３５を開門する
。この後、全面に第２層目のアルミニウム層を堆積し、
これをパターニングして第２の金属配線層３Ｂを形成す
る。 ところで、上記従来の方法では、第４図（ｃ）の工程に
おいて、ＲＩＥによるスルーホール開口の際に、マスク
の合わせ誤差やプロセスの変動により、第５図の平面図
に示すように、スルーホール３５の開口位置が第１の金
属配線層３３上からずれてしまう。このように、スルー
ホール３５が正規の位置からずれて開口されると、第１
の金属配線層３３の下部の層間絶縁膜であるシリコン酸
化膜３２までエッチングされてしまう。この場合、第２
の金属配線層３６と、下層の図示しない多結晶シリコン
配線層やシリコン基板３Ｉとの間で漏れ電流が流れたり
、最悪の場合には垣絡する等の不都合が発生する。 そこで、スルーホールを開口する際は一般に、第６図の
平面図に示すように、スルーホール３５の開口千走位置
の第１の金属配線層３３の配線幅を、この第１の金属配
線層自体の最小寸法幅よりも太くするようにしている。 すなわちスルーホール３５と第１の金属配線層３３との
間に、マスクの合わせ誤差やプロセス変動を許容できる
ような一定の寸法余裕を持たせることにより、スルーホ
ール３５が開口予定位置からずれて形成された場合でも
、上記のような不都合が発生しないようにしている。 （発明が解決しようとする課題） しかしながら、第６図のようにスルーホールの開口予定
位置の第１の金属配線層の配線幅を太くすると、必然的
に配線ピッチが大きくなり、強いてはチップ面積の増大
を招くという欠点がある。 この発明は上記のような事情を考慮してなされたもので
あり、その目的は、配線ピッチを増大させることなくス
ルーホールを形成することができ、もって高密度な多層
配線構造の半導体装置を製造することができる半導体装
置の製造方法を提供することにある。 ［発明の構成コ （課題を解決するための手段） この発明の半導体装置の製造方法は、シリコン半導体基
体上に第１の絶縁膜を形成する工程と、上記第１の絶縁
膜上にシリコン膜を堆積する′工程と、上記シリコン膜
上に第２の絶縁膜を形成する工程と、上記第２の絶縁膜
上に第１の金属配線層を選択的に形成する工程と、上記
第１の金属配線層上を含む全面に第３の絶縁膜を形成す
る工程と、上記第３の絶縁膜に対し上記第１の金属配線
層に達する開口部を形成する工程と、上記開口部内を金
属層で埋め込む工程と、上記金属層と電気的に接続され
る第２の金属配線層を上記第３の絶縁膜上に選択的に形
成する工程とを具備したことを特徴とする。 又、この発明の半導体装置の製造方法は、シリコン半導
体基体上に第１の絶縁膜を形成する工程と、上記第１の
絶縁膜上にシリコン膜を堆積する工程と、上記シリコン
膜をパターニングして必要な箇所にのみ選択的に残す工
程と、上記シリコン膜上を含む全面に第２の絶縁膜を形
成する工程と、端部が上記シリコン股上に重なるように
上記第２の絶縁膜上に第１の金属配線層を選択的に形成
する工程と、上記筆１の金属配線層上を含む全面に第３
の絶縁膜を形成する工程と、上記第３の絶縁膜に対し上
記第１の金属配線層に達する開口部を形成する工程と、
上記開口部内を金属層で埋め込む工程と、上記金属層と
電気的に接続される第２の金属配線層を上記第３の絶縁
膜上に選択的に形成する工程とを具備したことを特徴と
する。 さらにこの発明の半導体装置の製造方法は、シリコン半
導体基体上に第１の絶縁膜を形成する工程と、上記第１
の絶縁膜上にシリコン膜を堆積する工程と、上記シリコ
ン膜上に第２の絶縁膜を形成する工程と、上記第２の絶
縁膜上に第１の金属配線層を選択的に形成する工程と、
上記第１の金属配線層の端部の側壁上に第３の絶縁膜を
選択的に形成する工程と、上記第１の金属配線層及び上
記第３の絶縁膜をマスクに用いて上記シリコン膜を選択
的に除表する工程と、全面に第４の絶縁膜を形成する工
程と、上記第４の絶縁膜に対し上記第１の全域配線層に
達する開口部を形成する工程と、上記開口部内を金属層
で埋め込む工程と、上記金属層と電気的に接続される第
２の金属配線層を上記第４の絶縁膜上に選択的に形成す
る工程とを具備したことを特徴とする。 （作用） この発明の半導体装置の製造方法では、第３の絶縁膜に
対し第１の金属配線層に達する開口部を形成する際に、
その下部に形威されているシリコン膜がエッチングの際
のブロックとなり、シリコン半導体基体上に形成された
第１の絶縁膜が除去されることが防止できる。 （実施例） 以下、図面を参照してこの発明を実施例により説明する
。 第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の第１の実施例による各工程を順次示す断面図である
。 この実施例の方法では、まず、第１図（ａ）に示すよう
に、シリコン基板ｌ１上に層間絶縁膜としてシリコン酸
化膜１２を形成した後、シリコン酸化膜ｌ２の表面上に
厚さ１００〜２００ｎｍの多結晶シリコン層Ｉ３を気相
或長させる。なお、この多結晶シリコン層ｌ３に対し不
純物は導入されない。 続いて、第１図（ｂ）に示すように、上記多結晶シリコ
ン層１３上に厚さ１００ｎｍ程度のシリコン酸化膜１４
をＣＶＤ法により形成する。 次にシリコン酸化膜ｌ４上に厚さ４００〜８００ｎｍ程
度のアルミニウム含有膜をスパッタ法により形威する。 このアルミニウム含有膜としては、例えば、アルミニウ
ム（Ａｌ）単体膜、アルミニウム（ＡＩ）とシリコン（
Ｓｉ）の合金膜、アルミニウム（ＡＩ） シリコン（
Ｓｉ）及び銅（Ｃｕ）の合金膜等が使用可能である。続
いて、第１図（ｃ）に示すように、写真蝕刻技術（Ｐ
Ｅ Ｐ）及びＲＩＨにより、上記アルミニウム含有膜を
選択的に除去して第１の金属配線層１５を形成する。 次に、第１１ｍ （ｄ）に示すように、全面に厚い層間
絶縁膜としてシリコン酸化膜１Ｂを形成する。 このシリコン酸化膜ｉ６の形成方法については、下地層
がアルミニウム＋１１，体膜である場合、３ｏＯ〜３５
０℃程度の低温プラズマＣＶＤ法が一般ニ用いられる。 続いて、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜
ｌ６に対してスルーホールｌ７を開口する。 次に、第１図（ｅ，）に示すように、ＷＦ６ （六フッ
化タングステン）ガスとＨ２（水素）ガスにさらにＳｉ
Ｈ，（シラン）ガスを添加した混合ガスの反応を利用し
たＣＶＤ法により、上記スルーホールｌ７内にタングス
テンを選択的に成長させ、埋め込み金属膜ｌ８を形成し
た後、アルミニウム膜を全面にスバッタし、ＰＥＰ及び
ＲＩＨによりこのアルミニウム膜をパターニングして第
２の金属配線層１９を形成する。 この実施例の方法によれば、第１の金属配線層１５の下
部に多結晶シリコン層１３が形成されているため、スル
ーホールｌ７を開口する際に、マスク合わせ誤差やプロ
セスの変動により、スルーホール開口位置が第１図（ｄ
）に示すように第１の金属配線層１５からずれた場合で
も、多結晶シリコン層ｌ３がストッパーとなり、下地の
シリコン酸化膜１２はエッチングされない。このため、
第２の金属配線層
【９と、下層の図示しない多結晶シリ
コン配線層やシリコン基板１．１との間の漏れ電流の発
生や、第２の金属配線層ｌ９との短絡事故の発生を防±
することができる。 しかも、上記実施例の方法では、第１の金属配線層ｌ５
とスルーホールｌ７との間に寸広余裕を取る必要がなく
なるので、配線ピッチが大きくなることが防止でき、チ
ップ面積の増大を防止することができる。 なお、上記実施例では、層間絶縁膜として作用するシリ
コン酸化膜ｌ２の表面上に多結晶シリコン層ｌ３を設け
る場合について説明したが、これは要するに、シリコン
酸化膜ｌ６をエッチングする際にこのシリコン酸化８１
Ｂに対して十分な選択比を持つような層ならばどのよう
な層であってもよく、例えば多結晶シリコン層の他にア
モルファス・シリコン層等を形成してもよい。 さらに、上記実施例では、第１の金属配線層ｌ５と第２
の金属配線層ｌ９とを接続する埋め込み金属膜ｌ８は、
タングステンの選択成長によって形成する場合について
説明したが、これはブランケットＣＶＤ法により全面に
タングステン層を形成し、この後、エッチバックするこ
とにより形成してもよい。 次に第２図（ａ）〜（ｅ）の断面図により、この発明の
第２の大施例を説明する。 この実施例の方法は、まず、上記第１の実施例の場合と
同様に、シリコン基板１１上に層間絶縁膜としてシリコ
ン酸化膜ｌ２を形成した後、シリコン酸化膜１２の表面
上に厚さ１００〜２００ｎｍの多結晶シリコン層ｌ３を
気相或長させる。この場合もこの多結晶シリコン層ｌ３
に対し不純物は導入されない。次に第２図（ａ）に示す
ように上記多結晶シリコン層１３をＰＥＰ及びＲＩＥに
よりパターニングして、スルーホール開口予定位置付近
にのみこの多拮晶シリコン層１３を残す。 続いて、第２図（ｂ）に示すように、Ｊｌｌ；記多結晶
シリコン層１３上を含む全面に厚さ１００ｎｍ程度のシ
リコン酸化膜ｌ４をＣＶＤ法により形成する。 次にシリコン酸化膜ｌ４上に厚さ４００〜８００ｎｍ程
度のアルミニウム含有膜をスバッタ法により形成する。 このアルミニウム含Ｈ膜としては、例えば、アルミニウ
ム（Ａ１）単体膜、アルミニウム（ＡＩ）とシリコン（
Ｓｉ）の合金膜、アルミニウム（Ａｌ）、シリコン（Ｓ
ｉ）及び銅（Ｃｕ）の合金膜等が使用可能である。続い
て、第２図（Ｃ）に示すように、ＰＥＰ及びＲＩＥによ
り、上記アルミニウム含有膜を選択的に除去して第１の
金属配線層ｔ５を形成する。 次に、第２図（ｄ）に示すように、全面に厚い層間絶縁
膜としてシリコン酸化膜１Ｇを形成する。 このシリコン酸化膜ｌ６の形成方法については、下地層
がアルミニウム単体膜である場合、３００〜３５０℃程
度の低温プラズマＣＶＤ法が一般に用いられる。続いて
、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜ｌ６に
対してスルーホール１７を開口する。 この後、筆２図（ｅ）に示すように、ＷＦ６（六フッ化
タングステン）ガスとＨ２（水素）ガスにさらにＳｉＨ
４ （シラン）ガスを添加した混合ガスの反応を利用し
たＣＶＤ法により、上記スルーホールｌ７内にタングス
テンを選択的に成長させ、埋め込み金属膜ｌ８を形成し
た後、アルミニウム膜を全面にスバッタし、ＰＥＰ及び
ＲＩＨによりこのアルミニウム膜をパターニングして第
２の金属配線層ｌ９を形成する。 この実施例の方法においても、上記第１の実施例の方法
と同様の理由により、スルーホール開口位置が第１の金
属配線層ｌ５からずれた場合ても、下地のシリコン酸化
膜１２のエッチングが防止され、下層の図示しない多結
晶シリコン配線層やシリコン基板１ｌとの間の漏れ電流
の発生や、短絡事故の発生を防止することができる。 しかも、この実施例の方法によれば、多結晶シリコン層
ｌ３を一部にのみ形成しており、図示しない二つ以上の
スルーホールに跨がって形成しない。 このため、二つ以上のスルーホールに跨がって多結晶シ
リコン層ｌ３を形成すると、この多結晶シリコン層１３
を介在して二つのスルーホール間で漏れ電流が発生する
可能性があるが、この火施例の方広で製造された半導体
装置の場合にはこのような漏れ電流は発生しない。 次に第３図（ａ）〜（ｆ）の断面図により、この発明の
第３の実施例を説明する。 この実施例の方法は、まず、第３図（ａ）に示すように
、シリコン基板ｌｌ上に層間絶縁膜としてシリコン酸化
膜１２を形成し、続いてこのシリコン酸化膜ｌ２の表面
上に厚さ１００〜２００ｎｍの多結晶シリコン層ｌ３を
気相成長させ、この後、上記多結晶シリコン層【３上に
Ｉダさ１ ００ｎｍ程度のシリコン酸化膜ｌ４をＣＶＤ
法により形成し、さらにこのシリコン酸化膜ｌ４上に厚
さ４００〜８００ｎｍ程度のアルミニウム含Ｈ Ｈ ヲ
スパッタ法により形成する。このアルミニウム含有膜と
しては、例えば、アルミニウム（Ａｔ）単体膜、アルミ
ニウム（Ａ１）とシリコン（Ｓｉ）の合金膜、アルミニ
ウム（ＡＩ）、シリコン（Ｓｉ）及び銅（Ｃ ｕ）の合
金膜等が使用可能である。続いて、ＰＥＰ及びＲＩＥに
より、上記アルミニウム含有膜を選択的に除去して第１
の金属配線層１５を形成する。 次に、第３図（ｂ）に示すように、低温で厚さ２００〜
５００ｎｍ程度のシリコン酸化膜２０を全面に形成する
。 続いて、第３図（Ｃ）に示すように、ＲＩＥにより上記
シリコン酸化膜２０を異方的にエッチングし、第１の金
属配線層１５の端部の側壁部にのみこのシリコン酸化膜
２ａを残存させる。このとき、第１の金属配線層ｌ５の
下層のシリコン酸化膜１４もパターニングされる。 次に、筆３図（ｄ）に示すように、上記第１の金属配線
層ｌ５及びシリコン酸化＠２０をマスクにして下層の多
結晶シリコン層１３を選択的に除去する。 次に、第３図（ｅ）に示すように、全面に厚い層間絶縁
膜としてシリコン酸化膜ｌ６を形成する。 このシリコン酸化膜１６の形成方法については、下地層
がアルミニウム単体膜である場合、３００〜３５０℃程
度の低温プラズマＣＶＤ法が一般に用いられる。続いて
、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜ｌ６に
対してスルーホール１７を開門する。 この後、第３図（ｆ）に示すように、ＷＦ．，（六フッ
化タングステン）ガスとＨ２（水素）ガスにさらにＳｉ
Ｈ４ （シラン）ガスを添加した混合ガスの反応を利用
したＣＶＤ法により、上記スルーホール１７内にタング
ステンを選択的に成長させ、埋め込み金属膜ｌ８を形成
した後、アルミニウム膜を全面にスバッタし、ＰＥＰ及
びＲＩＥによりこのアルミニウム膜をパターニングして
第２の金属配線層ｌ９を形成する。 この丈施例の方法においても、上記第１及び狛２の丈施
例の方法と同様の理由により、スルーホール開口位置が
第１の金属配線層ｌ５からずれた場合でも、下地のシリ
コン酸化膜１２のエッチングが防止され、下層の図示し
ない多結見シリコン配線層やシリコン基板】ｌとの間の
漏れ電流の発坐や、短絡事故の発生を防止することがで
きる。 しかも、この実施例の方法では、多結晶シリコン層１３
をパターニングする際にマスクを必要としないので、工
程が簡単になるという効果もある。 なお、この発明は上記の各実施例に限定されるされるも
のではなく、種々の変形が可能であることはいうまでも
ない。例えば、上記各尖施例では、埋め込み金属膜ｌ８
をタングステンで形成する場合について説明したが、こ
れは高融点金属であり、かつ抵抗率が低い金属であれば
よい。 ［発明の効果］ 以上、説明したようにこの発明によれば、配線ピッチを
増大させることなくスルーホールを形成することができ
、もって高密度な多層配線構造の半導装置を製造するこ
とができる半導体装置の製造方法を提供することができ
る。
コン配線層やシリコン基板１．１との間の漏れ電流の発
生や、第２の金属配線層ｌ９との短絡事故の発生を防±
することができる。 しかも、上記実施例の方法では、第１の金属配線層ｌ５
とスルーホールｌ７との間に寸広余裕を取る必要がなく
なるので、配線ピッチが大きくなることが防止でき、チ
ップ面積の増大を防止することができる。 なお、上記実施例では、層間絶縁膜として作用するシリ
コン酸化膜ｌ２の表面上に多結晶シリコン層ｌ３を設け
る場合について説明したが、これは要するに、シリコン
酸化膜ｌ６をエッチングする際にこのシリコン酸化８１
Ｂに対して十分な選択比を持つような層ならばどのよう
な層であってもよく、例えば多結晶シリコン層の他にア
モルファス・シリコン層等を形成してもよい。 さらに、上記実施例では、第１の金属配線層ｌ５と第２
の金属配線層ｌ９とを接続する埋め込み金属膜ｌ８は、
タングステンの選択成長によって形成する場合について
説明したが、これはブランケットＣＶＤ法により全面に
タングステン層を形成し、この後、エッチバックするこ
とにより形成してもよい。 次に第２図（ａ）〜（ｅ）の断面図により、この発明の
第２の大施例を説明する。 この実施例の方法は、まず、上記第１の実施例の場合と
同様に、シリコン基板１１上に層間絶縁膜としてシリコ
ン酸化膜ｌ２を形成した後、シリコン酸化膜１２の表面
上に厚さ１００〜２００ｎｍの多結晶シリコン層ｌ３を
気相或長させる。この場合もこの多結晶シリコン層ｌ３
に対し不純物は導入されない。次に第２図（ａ）に示す
ように上記多結晶シリコン層１３をＰＥＰ及びＲＩＥに
よりパターニングして、スルーホール開口予定位置付近
にのみこの多拮晶シリコン層１３を残す。 続いて、第２図（ｂ）に示すように、Ｊｌｌ；記多結晶
シリコン層１３上を含む全面に厚さ１００ｎｍ程度のシ
リコン酸化膜ｌ４をＣＶＤ法により形成する。 次にシリコン酸化膜ｌ４上に厚さ４００〜８００ｎｍ程
度のアルミニウム含有膜をスバッタ法により形成する。 このアルミニウム含Ｈ膜としては、例えば、アルミニウ
ム（Ａ１）単体膜、アルミニウム（ＡＩ）とシリコン（
Ｓｉ）の合金膜、アルミニウム（Ａｌ）、シリコン（Ｓ
ｉ）及び銅（Ｃｕ）の合金膜等が使用可能である。続い
て、第２図（Ｃ）に示すように、ＰＥＰ及びＲＩＥによ
り、上記アルミニウム含有膜を選択的に除去して第１の
金属配線層ｔ５を形成する。 次に、第２図（ｄ）に示すように、全面に厚い層間絶縁
膜としてシリコン酸化膜１Ｇを形成する。 このシリコン酸化膜ｌ６の形成方法については、下地層
がアルミニウム単体膜である場合、３００〜３５０℃程
度の低温プラズマＣＶＤ法が一般に用いられる。続いて
、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜ｌ６に
対してスルーホール１７を開口する。 この後、筆２図（ｅ）に示すように、ＷＦ６（六フッ化
タングステン）ガスとＨ２（水素）ガスにさらにＳｉＨ
４ （シラン）ガスを添加した混合ガスの反応を利用し
たＣＶＤ法により、上記スルーホールｌ７内にタングス
テンを選択的に成長させ、埋め込み金属膜ｌ８を形成し
た後、アルミニウム膜を全面にスバッタし、ＰＥＰ及び
ＲＩＨによりこのアルミニウム膜をパターニングして第
２の金属配線層ｌ９を形成する。 この実施例の方法においても、上記第１の実施例の方法
と同様の理由により、スルーホール開口位置が第１の金
属配線層ｌ５からずれた場合ても、下地のシリコン酸化
膜１２のエッチングが防止され、下層の図示しない多結
晶シリコン配線層やシリコン基板１ｌとの間の漏れ電流
の発生や、短絡事故の発生を防止することができる。 しかも、この実施例の方法によれば、多結晶シリコン層
ｌ３を一部にのみ形成しており、図示しない二つ以上の
スルーホールに跨がって形成しない。 このため、二つ以上のスルーホールに跨がって多結晶シ
リコン層ｌ３を形成すると、この多結晶シリコン層１３
を介在して二つのスルーホール間で漏れ電流が発生する
可能性があるが、この火施例の方広で製造された半導体
装置の場合にはこのような漏れ電流は発生しない。 次に第３図（ａ）〜（ｆ）の断面図により、この発明の
第３の実施例を説明する。 この実施例の方法は、まず、第３図（ａ）に示すように
、シリコン基板ｌｌ上に層間絶縁膜としてシリコン酸化
膜１２を形成し、続いてこのシリコン酸化膜ｌ２の表面
上に厚さ１００〜２００ｎｍの多結晶シリコン層ｌ３を
気相成長させ、この後、上記多結晶シリコン層【３上に
Ｉダさ１ ００ｎｍ程度のシリコン酸化膜ｌ４をＣＶＤ
法により形成し、さらにこのシリコン酸化膜ｌ４上に厚
さ４００〜８００ｎｍ程度のアルミニウム含Ｈ Ｈ ヲ
スパッタ法により形成する。このアルミニウム含有膜と
しては、例えば、アルミニウム（Ａｔ）単体膜、アルミ
ニウム（Ａ１）とシリコン（Ｓｉ）の合金膜、アルミニ
ウム（ＡＩ）、シリコン（Ｓｉ）及び銅（Ｃ ｕ）の合
金膜等が使用可能である。続いて、ＰＥＰ及びＲＩＥに
より、上記アルミニウム含有膜を選択的に除去して第１
の金属配線層１５を形成する。 次に、第３図（ｂ）に示すように、低温で厚さ２００〜
５００ｎｍ程度のシリコン酸化膜２０を全面に形成する
。 続いて、第３図（Ｃ）に示すように、ＲＩＥにより上記
シリコン酸化膜２０を異方的にエッチングし、第１の金
属配線層１５の端部の側壁部にのみこのシリコン酸化膜
２ａを残存させる。このとき、第１の金属配線層ｌ５の
下層のシリコン酸化膜１４もパターニングされる。 次に、筆３図（ｄ）に示すように、上記第１の金属配線
層ｌ５及びシリコン酸化＠２０をマスクにして下層の多
結晶シリコン層１３を選択的に除去する。 次に、第３図（ｅ）に示すように、全面に厚い層間絶縁
膜としてシリコン酸化膜ｌ６を形成する。 このシリコン酸化膜１６の形成方法については、下地層
がアルミニウム単体膜である場合、３００〜３５０℃程
度の低温プラズマＣＶＤ法が一般に用いられる。続いて
、ＰＥＰ及びＲＩＥにより、上記シリコン酸化膜ｌ６に
対してスルーホール１７を開門する。 この後、第３図（ｆ）に示すように、ＷＦ．，（六フッ
化タングステン）ガスとＨ２（水素）ガスにさらにＳｉ
Ｈ４ （シラン）ガスを添加した混合ガスの反応を利用
したＣＶＤ法により、上記スルーホール１７内にタング
ステンを選択的に成長させ、埋め込み金属膜ｌ８を形成
した後、アルミニウム膜を全面にスバッタし、ＰＥＰ及
びＲＩＥによりこのアルミニウム膜をパターニングして
第２の金属配線層ｌ９を形成する。 この丈施例の方法においても、上記第１及び狛２の丈施
例の方法と同様の理由により、スルーホール開口位置が
第１の金属配線層ｌ５からずれた場合でも、下地のシリ
コン酸化膜１２のエッチングが防止され、下層の図示し
ない多結見シリコン配線層やシリコン基板】ｌとの間の
漏れ電流の発坐や、短絡事故の発生を防止することがで
きる。 しかも、この実施例の方法では、多結晶シリコン層１３
をパターニングする際にマスクを必要としないので、工
程が簡単になるという効果もある。 なお、この発明は上記の各実施例に限定されるされるも
のではなく、種々の変形が可能であることはいうまでも
ない。例えば、上記各尖施例では、埋め込み金属膜ｌ８
をタングステンで形成する場合について説明したが、こ
れは高融点金属であり、かつ抵抗率が低い金属であれば
よい。 ［発明の効果］ 以上、説明したようにこの発明によれば、配線ピッチを
増大させることなくスルーホールを形成することができ
、もって高密度な多層配線構造の半導装置を製造するこ
とができる半導体装置の製造方法を提供することができ
る。
第１園はこの発明の第１の実施例方法の各工程を順次示
す断面図、第２図はこの発明の第２の実施例方法の各工
程を順次示す断面図、第３図はこの発明の第３の実施例
方法の各工程を順次示す断面図、第４図は従来方法の各
工程を順次示す断面図、第５図及び第６図はそれぞれ上
記従来方法で製造された装置の平面図である。 １１・・・シリコン基板、ｌ２・・・シリコン酸化膜、
１３・・・多結晶シリコン層、ｌ４・・・シリコン酸化
膜、ｌ５・・・第１の金属配線層、１６・・・シリコン
酸化膜、ｌ７・・・スルーホール、１８・・・埋め込み
金属膜、ｌ９・・・第２の金属配線層、２０・・・シリ
コン酸化膜。
す断面図、第２図はこの発明の第２の実施例方法の各工
程を順次示す断面図、第３図はこの発明の第３の実施例
方法の各工程を順次示す断面図、第４図は従来方法の各
工程を順次示す断面図、第５図及び第６図はそれぞれ上
記従来方法で製造された装置の平面図である。 １１・・・シリコン基板、ｌ２・・・シリコン酸化膜、
１３・・・多結晶シリコン層、ｌ４・・・シリコン酸化
膜、ｌ５・・・第１の金属配線層、１６・・・シリコン
酸化膜、ｌ７・・・スルーホール、１８・・・埋め込み
金属膜、ｌ９・・・第２の金属配線層、２０・・・シリ
コン酸化膜。
Claims (3)
- （１）シリコン半導体基体上に第１の絶縁膜を形成する
工程と、 上記第１の絶縁膜上にシリコン膜を堆積する工程と、 上記シリコン膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に第１の金属配線層を選択的に形成
する工程と、 上記第１の金属配線層上を含む全面に第３の絶縁膜を形
成する工程と、 上記第３の絶縁膜に対し上記第１の金属配線層に達する
開口部を形成する工程と、 上記開口部内を金属層で埋め込む工程と、 上記金属層と電気的に接続される第２の金属配線層を上
記第３の絶縁膜上に選択的に形成する工程と を具備したことを特徴とする半導体装置の製造方法。 - （２）シリコン半導体基体上に第１の絶縁膜を形成する
工程と、 上記第１の絶縁膜上にシリコン膜を堆積する工程と、 上記シリコン膜をパターニングして必要な箇所にのみ選
択的に残す工程と、 上記シリコン膜上を含む全面に第２の絶縁膜を形成する
工程と、 端部が上記シリコン膜上に重なるように上記第２の絶縁
膜上に第１の金属配線層を選択的に形成する工程と、 上記第１の金属配線層上を含む全面に第３の絶縁膜を形
成する工程と、 上記第３の絶縁膜に対し上記第１の金属配線層に達する
開口部を形成する工程と、 上記開口部内を金属層で埋め込む工程と、 上記金属層と電気的に接続される第２の金属配線層を上
記第３の絶縁膜上に選択的に形成する工程と を具備したことを特徴とする半導体装置の製造方法。 - （３）シリコン半導体基体上に第１の絶縁膜を形成する
工程と、 上記第１の絶縁膜上にシリコン膜を堆積する工程と、 上記シリコン膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に第１の金属配線層を選択的に形成
する工程と、 上記第１の金属配線層の端部の側壁上に第３の絶縁膜を
選択的に形成する工程と、 上記第１の金属配線層及び上記第３の絶縁膜をマスクに
用いて上記シリコン膜を選択的に除去する工程と、 全面に第４の絶縁膜を形成する工程と、 上記第４の絶縁膜に対し上記第１の金属配線層に達する
開口部を形成する工程と、 上記開口部内を金属層で埋め込む工程と、 上記金属層と電気的に接続される第２の金属配線層を上
記第４の絶縁膜上に選択的に形成する工程と を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22882889A JPH0391929A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22882889A JPH0391929A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391929A true JPH0391929A (ja) | 1991-04-17 |
Family
ID=16882497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22882889A Pending JPH0391929A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| JPH0883852A (ja) * | 1994-06-08 | 1996-03-26 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
-
1989
- 1989-09-04 JP JP22882889A patent/JPH0391929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| JPH0883852A (ja) * | 1994-06-08 | 1996-03-26 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866009A (en) | Multilayer wiring technique for a semiconductor device | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| EP0164976B1 (en) | Method of producing a contact for a semiconductor device | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0391929A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| KR940004448B1 (ko) | 반도체장치의 제조방법 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| JPH0810682B2 (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0272629A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPS628542A (ja) | 半導体装置の製造方法 |