JPH0810682B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0810682B2 JPH0810682B2 JP26874588A JP26874588A JPH0810682B2 JP H0810682 B2 JPH0810682 B2 JP H0810682B2 JP 26874588 A JP26874588 A JP 26874588A JP 26874588 A JP26874588 A JP 26874588A JP H0810682 B2 JPH0810682 B2 JP H0810682B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- dicing line
- line portion
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置、特には動態集積回路装置の製
造方法に関するものである。
造方法に関するものである。
半導体装置の微細化が進むにつれ、低いコンタクト抵
抗，高いエレクトロマイグレーション耐性，低温での加
工性等に対する要求が高まっている。これらに対し、化
学的気相成長法（以下CVD法と称する）を用いて金属面
あるいは半導体面上に金属膜を選択的に堆積する選択性
メタルCVD法は極めて有効である。
抗，高いエレクトロマイグレーション耐性，低温での加
工性等に対する要求が高まっている。これらに対し、化
学的気相成長法（以下CVD法と称する）を用いて金属面
あるいは半導体面上に金属膜を選択的に堆積する選択性
メタルCVD法は極めて有効である。
第２図は選択性メタルCVD法により従来の方法で金属
膜をコンタクトホールに埋め込んだ状態を示している。
図において、１は半導体基板、２はコンタクトホール、
３は絶縁膜、４は堆積金属膜、５はダイシングライン部
である。
膜をコンタクトホールに埋め込んだ状態を示している。
図において、１は半導体基板、２はコンタクトホール、
３は絶縁膜、４は堆積金属膜、５はダイシングライン部
である。
次に動作について説明する。
半導体基板１上に絶縁膜３を成長させ、写真製版技術
によりコンタクトホール２及びダイシングライン部５を
形成する。そして例えばシリコン基板に対し、反応ガス
としてフッ化タングステン及びシランガスを用いると、
化学反応によりタングステン膜４が半導体面の露出した
コンタクトホール２及びダイシングライン部５に選択的
に堆積する。
によりコンタクトホール２及びダイシングライン部５を
形成する。そして例えばシリコン基板に対し、反応ガス
としてフッ化タングステン及びシランガスを用いると、
化学反応によりタングステン膜４が半導体面の露出した
コンタクトホール２及びダイシングライン部５に選択的
に堆積する。
従来の金属面あるいは半導体面上に金属膜を選択的に
堆積する方法は以上のように構成されているが、金属膜
を堆積させる必要のないダイシングライン部においても
金属膜４が堆積し、供給反応ガスが消費されるため、本
来金属膜を堆積すべき箇所における堆積率が低くなると
いう問題があった。さらにダイシングライン部では金属
の堆積する面積が大きいので、金属堆積膜が膜応力によ
り半導体基板から剥離し、これが塵となって歩留り低下
の原因となるという問題があった。
堆積する方法は以上のように構成されているが、金属膜
を堆積させる必要のないダイシングライン部においても
金属膜４が堆積し、供給反応ガスが消費されるため、本
来金属膜を堆積すべき箇所における堆積率が低くなると
いう問題があった。さらにダイシングライン部では金属
の堆積する面積が大きいので、金属堆積膜が膜応力によ
り半導体基板から剥離し、これが塵となって歩留り低下
の原因となるという問題があった。
この発明は上記のような問題点を解消するためになさ
れたもので、選択性メタルCVD法における堆積率の向
上，金属膜の剥離による発塵の防止を実現できる半導体
装置の製造方法を得ることを目的とする。
れたもので、選択性メタルCVD法における堆積率の向
上，金属膜の剥離による発塵の防止を実現できる半導体
装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、金属または
半導体上に選択的に堆積しうる選択性金属化学的気相成
長法により、半導体基板に金属を堆積させる半導体装置
の製造方法において、前記半導体基板のダイシングライ
ンとなるべきダイシングライン部を絶縁物質により被覆
する工程と、該工程により前記ダイシングライン部を被
覆した後、前記選択性金属化学的気相成長法により前記
金属を堆積する工程と、該工程により前記金属を堆積し
た後、前記絶縁物質を除去する工程とを含むようにした
ものである。
半導体上に選択的に堆積しうる選択性金属化学的気相成
長法により、半導体基板に金属を堆積させる半導体装置
の製造方法において、前記半導体基板のダイシングライ
ンとなるべきダイシングライン部を絶縁物質により被覆
する工程と、該工程により前記ダイシングライン部を被
覆した後、前記選択性金属化学的気相成長法により前記
金属を堆積する工程と、該工程により前記金属を堆積し
た後、前記絶縁物質を除去する工程とを含むようにした
ものである。
この発明においては、上述のように構成したことによ
り、ダイシングライン部には金属膜が堆積されず、ダイ
シング時に発塵が生じない製造方法となる。
り、ダイシングライン部には金属膜が堆積されず、ダイ
シング時に発塵が生じない製造方法となる。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造
方法の工程別断面図であり、前述の第２図の従来例と同
一符号は同等部分を示す。
方法の工程別断面図であり、前述の第２図の従来例と同
一符号は同等部分を示す。
以下、本製造方法について説明する。
第１図ａ）に示すように、半導体基板１上に絶縁膜３
を形成する。次に第１図ｂ）に示すように、写真製版技
術により絶縁膜３にコンタクトホール２を開口する。そ
して、第１図ｃ）に示すように選択性メタルCVD法によ
り、コンタクトホール２を金属膜４により埋め込む。最
後に、第１図ｄ）に示すように、写真製版技術によりダ
イシングライン部５を形成する。
を形成する。次に第１図ｂ）に示すように、写真製版技
術により絶縁膜３にコンタクトホール２を開口する。そ
して、第１図ｃ）に示すように選択性メタルCVD法によ
り、コンタクトホール２を金属膜４により埋め込む。最
後に、第１図ｄ）に示すように、写真製版技術によりダ
イシングライン部５を形成する。
本実施例では、以上のように、選択性メタルCVD法に
より金属膜を堆積する際にダイシングライン部５を絶縁
膜３により被覆したので、供給反応ガスはコンタクトホ
ール２でのみ消費され、堆積率が上昇する。また、ダイ
シングライン部のように金属膜の剥離の生じやすい堆積
面積の大きいパターンの箇所には金属膜は堆積されてい
ないので、塵の発生を防止できる。
より金属膜を堆積する際にダイシングライン部５を絶縁
膜３により被覆したので、供給反応ガスはコンタクトホ
ール２でのみ消費され、堆積率が上昇する。また、ダイ
シングライン部のように金属膜の剥離の生じやすい堆積
面積の大きいパターンの箇所には金属膜は堆積されてい
ないので、塵の発生を防止できる。
なお、上記実施例ではコンタクトホールへの選択的金
属膜の堆積について説明したが、本発明では金属配線へ
の金属膜の選択的堆積を行ってもよく、上記実施例と同
様の効果を奏する。
属膜の堆積について説明したが、本発明では金属配線へ
の金属膜の選択的堆積を行ってもよく、上記実施例と同
様の効果を奏する。
以上のように、この発明に係る半導体装置の製造方法
によれば、金属または半導体上に選択的に堆積しうる選
択性金属化学的気相成長法により、半導体基板に金属を
堆積させる半導体装置の製造方法において、前記半導体
基板のダイシングラインとなるべきダイシングライン部
を絶縁物質により被覆する工程と、該工程により前記ダ
イシングライン部を被覆した後、前記選択性金属化学的
気相成長法により前記金属を堆積する工程と、該工程に
より前記金属を堆積した後、前記絶縁物質を除去する工
程とを含むようにしたので、選択性メタルCVD法におけ
る堆積率の向上，金属膜の剥離による発塵の防止を実現
できる半導体装置の製造方法が得られる効果がある。
によれば、金属または半導体上に選択的に堆積しうる選
択性金属化学的気相成長法により、半導体基板に金属を
堆積させる半導体装置の製造方法において、前記半導体
基板のダイシングラインとなるべきダイシングライン部
を絶縁物質により被覆する工程と、該工程により前記ダ
イシングライン部を被覆した後、前記選択性金属化学的
気相成長法により前記金属を堆積する工程と、該工程に
より前記金属を堆積した後、前記絶縁物質を除去する工
程とを含むようにしたので、選択性メタルCVD法におけ
る堆積率の向上，金属膜の剥離による発塵の防止を実現
できる半導体装置の製造方法が得られる効果がある。
第１図はこの発明の一実施例による選択性メタルCVD法
による金属膜堆積方法を示す工程別断面図、第２図は従
来の選択性メタルCVD法による金属膜堆積の方法を示す
断面図である。 １は半導体基板、２はコンタクトホール、３は絶縁膜、
４は金属堆積膜、５はダイシングライン部である。 なお図中同一符号は同一又は相当部分を示す。
による金属膜堆積方法を示す工程別断面図、第２図は従
来の選択性メタルCVD法による金属膜堆積の方法を示す
断面図である。 １は半導体基板、２はコンタクトホール、３は絶縁膜、
４は金属堆積膜、５はダイシングライン部である。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】金属または半導体上に選択的に堆積しうる
選択性金属化学的気相成長法により、半導体基板に金属
を堆積させる半導体装置の製造方法において、 前記半導体基板のダイシングラインとなるべきダイシン
グライン部を絶縁物質により被覆する工程と、 該工程により前記ダイシングライン部を被覆した後、前
記選択性金属化学的気相成長法により前記金属を堆積す
る工程と、 該工程により前記金属を堆積した後、前記絶縁物質を除
去する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874588A JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874588A JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114635A JPH02114635A (ja) | 1990-04-26 |
| JPH0810682B2 true JPH0810682B2 (ja) | 1996-01-31 |
Family
ID=17462748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26874588A Expired - Lifetime JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810682B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2874585B2 (ja) * | 1995-03-14 | 1999-03-24 | ヤマハ株式会社 | 栓 |
| CN110806437B (zh) * | 2019-11-15 | 2020-08-04 | 中南大学 | 黑磷纳米片/麦芽糖基-β-环糊精修饰玻碳电极及其应用 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163673A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Preparation of semiconductor device |
| JPS61220430A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
-
1988
- 1988-10-25 JP JP26874588A patent/JPH0810682B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02114635A (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| KR100231764B1 (ko) | 반도체장치의 콘텍트부분 형성방법 | |
| WO1990013142A1 (en) | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten | |
| JPH0770595B2 (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH0810682B2 (ja) | 半導体装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR100186509B1 (ko) | 반도체장치의 배선 형성방법 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JP3001931B2 (ja) | 半導体装置の電極配線およびその形成方法 | |
| KR940005625B1 (ko) | 텅스텐의 미세가공방법 | |
| JPH0391929A (ja) | 半導体装置の製造方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JPS6065549A (ja) | 多層配線形成法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH04296019A (ja) | メタルプラグの形成方法 | |
| JPH0380533A (ja) | 半導体装置の製造方法 |