JPH0770595B2 - 半導体素子の金属コンタクト形成方法 - Google Patents
半導体素子の金属コンタクト形成方法Info
- Publication number
- JPH0770595B2 JPH0770595B2 JP5260772A JP26077293A JPH0770595B2 JP H0770595 B2 JPH0770595 B2 JP H0770595B2 JP 5260772 A JP5260772 A JP 5260772A JP 26077293 A JP26077293 A JP 26077293A JP H0770595 B2 JPH0770595 B2 JP H0770595B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- metal thin
- metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 42
- 239000002184 metal Substances 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910008484 TiSi Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
クト形成方法に関し、特にコンタクトプラグ金属上に二
重金属薄膜を形成して、コンタクトプラグ金属と感光膜
残余物が直接的に接触しないようにすることにより、配
線の信頼性を向上させる金属コンタクト形成方法に関す
る。
の基礎たる韓国特許出願第1992−19287号の明
細書の記載に基づくものであって、当該韓国特許出願の
番号を参照することによって当該韓国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
シリコン基板または導電層が露出されたコンタクトホー
ルに金属層をコンタクトするために、コンタクトホール
にWF6 ,H2 ,SiH4 等のような反応気体を用いて
気相化学蒸着法によりタングステンを選択蒸着させた
後、その上にスパッタリング工程によりアルミニウム合
金を蒸着している。この際、素子内には多様な深さのコ
ンタクトホールが存在するが、選択蒸着法はコンタクト
ホールの深さとは関係なくタングステンが同じ速度でコ
ンタクトホールの下部分の露出されたシリコンまたは導
電層から成長するため、コンタクトホールの深さが深い
ところでは十分な厚さのタングステンを埋め込むのに限
界があった。
るコンタクトホールが存在するとき、コンタクトマスク
を分離して深さが深いコンタクトホールと深さが浅いコ
ンタクホールは別に形成してタングステンをそれぞれ蒸
着する方法が開発された。
れば次の通りである。
ところに、先ずコンタクトマスクを用いて第1コンタク
トホールを形成し、選択蒸着法を利用して第1コンタク
トホールの露出されたシリコンまたは導電層にタングス
テンを予定された厚さに成長させた後、さらにコンタク
トマスクを用いてコンタクトホールの深さが浅いところ
に第2コンタクトホールを形成するが、このとき、感光
膜残余物が第1コンタクトホールのタングステン上部面
に残ったり、または露出されたタングステン表面に自然
酸化膜もしくはタンスグテン酸化膜が成長してコンタク
ト抵抗が増大する問題点があった。
ために案出した本発明は、コンタクトプラグ金属上部に
二重金属薄膜を形成して、コンタクトプラグ金属が製造
工程中に直接大気に露出されることなく、残留感光膜と
直接接触しないようにして、コンタクト抵抗を減少させ
ることにより、半導体素子の配線の信頼性を高める半導
体素子の金属コンタクト形成方法を提供することを目的
とする。
に、本発明の半導体素子の金属コンタクト形成方法は、
半導体基板に形成されたフィールド酸化膜と、層間絶縁
のための絶縁膜と、上記絶縁膜間に形成されているポリ
シリコン膜とを有する半導体素子の金属コンタクト形成
方法において、上記半導体基板との金属配線を成すため
に、第1コンタクトホールを形成し、タングステンで上
記第1コンタクトホールを満たす第1段階、全体上部構
造上に第1金属薄膜と第2金属薄膜を順次に蒸着する第
2段階、第2コンタクトホールを形成するために、第2
金属薄膜上に感光膜を塗布してパターン形成(パターニ
ング)した後、第2金属薄膜、第1金属薄膜と絶縁膜を
順次に蝕刻して第2コンタクトホールを形成する第3段
階、感光膜を除去し、第2金属薄膜を蝕刻した後、全体
上部構造上にAl合金を蒸着する第4段階を備えたこと
を特徴とする。
形成すると、コンタクトプラグ金属と感光膜残余物が直
接的に接触しない。感光膜と接触する上部薄膜を選択的
に除去すると残留する感光膜が除去される。
して本発明に係る一実施例を詳細に説明する。図1ない
し図4はそれぞれ本発明に係る金属コンタクト形成方法
の各工程における製作物の断面図である。1は半導体基
板、2はフィールド酸化膜、3はポリシリコン膜、4は
絶縁膜、5はタングステン膜、6はTiSi2 薄膜、7
はTiN薄膜、8は感光膜、9はAl合金をそれぞれ示
す。
め込んだ状態の半導体素子の断面図である。この構造
は、次のようにして得られる。すなわち、半導体基板1
に形成されたフィールド酸化膜2と、層間絶縁のための
絶縁膜4と、上記絶縁膜4間に形成されているポリシリ
コン膜3とを有する半導体素子において、上記半導体基
板1との金属配線を成すために、図に示す通り、深さが
深い第1コンタクトホール10を形成し、選択蒸着方法
によりすでに形成された第1コンタクトホールをコンタ
クトプラグ金属としてのタングステンで埋め込みタング
ステン膜5を形成して図1の状態とする。
得られる。すなわち、TiCl4 ,SiH4 反応気体を
利用して、化学気相蒸着法により300ないし500℃
でTiSi2 薄膜6を300ないし1000Å程蒸着
し、TiSi2 薄膜6上にTiN薄膜7をスパッタリン
グ方法により100ないし1000Å程蒸着する。
得られる。すなわち、上記ポリシリコン膜3に第2コン
タクトホールを形成するために、上記TiN薄膜7上部
に感光膜8を塗布してパターン形成する。
得られる。すなわち、上記パターン形成した感光膜8を
利用して、上記TiN薄膜7,TiSi2 薄膜6,絶縁
膜4を順次に蝕刻してポリシリコン3上部表面まで第2
コンタクトホール11を形成し、感光膜を除去した後に
上記TiN薄膜7をNH4 OH溶液で蝕刻し、スパッタ
リング方法によりAl合金9を蒸着して金属配線を成し
た状態とする。この際、上記NH4 OH溶液はTiN薄
膜7を完全に除去し、ポリシコン膜3とTiSi2 膜6
には何らの損傷を与えない。
ては、上記コンタクトホールの深さが異なるところにマ
スクを分離して深さが異なるコンタクトホールを別に形
成し、二重薄膜を蒸着して上記上層薄膜のTiN薄膜7
を除去することにより、感光膜8の残留物を除去し、上
記下層薄膜のTiSi2 薄膜6はタングステン膜5の表
面を保護するようになる。
によりタングステン膜の上部表面が感光膜と直接的に接
触しないようにし、感光膜と接触された上部薄膜を選択
的に除去することにより、残留する感光膜を除去するこ
とができるので、コンタクト抵抗を減少されて信頼性の
高い金属配線工程を行い、半導体素子の信頼性を増加さ
せる効果がある。
Claims (3)
- 【請求項1】 半導体基板に形成されたフィールド酸化
膜と、層間絶縁のための絶縁膜と、上記絶縁膜間に形成
されているポリシリコン膜とを有する半導体素子の金属
コンタクト形成方法において、 上記半導体基板との金属配線を成すために、第1コンタ
クトホールを形成し、タングステンで上記第1コンタク
トホールを満たす第1段階、 全体上部構造の上に第1金属薄膜と第2金属薄膜を順次
に蒸着する第2段階、 第2コンタクトホールを形成するために、第2金属薄膜
上に感光膜を塗布してパターン形成した後、第2金属薄
膜、第1金属薄膜と絶縁膜を順次に蝕刻して第2コンタ
クトホールを形成する第3段階、 感光膜を除去し、第2金属薄膜を蝕刻した後、全体上部
構造上にAl合金を蒸着する第4段階を備えたことを特
徴とする半導体素子の金属コンタクト形成方法。 - 【請求項2】 請求項1において、上記第1金属薄膜
は、TiCl4 ,SiH4 反応気体を利用して化学気相
蒸着法により300〜500℃で300〜1000Åの
厚さに蒸着されたTiSi2 薄膜であり、上記第2金属
薄膜はスパッタリング方法により100〜1000Åの
厚さに蒸着されたTiN薄膜であることを特徴とする請
求項1に記載の半導体素子の金属コンタクト形成方法。 - 【請求項3】 請求項1において、上記第4段階の第2
金属薄膜の蝕刻溶液はNH4 OH溶液であることを特徴
とする請求項1に記載の半導体素子の金属コンタクト形
成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920019287A KR950010858B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 소자의 금속콘택 형성방법 |
KR1992-19287 | 1992-10-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06283613A JPH06283613A (ja) | 1994-10-07 |
JPH0770595B2 true JPH0770595B2 (ja) | 1995-07-31 |
Family
ID=19341461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5260772A Expired - Fee Related JPH0770595B2 (ja) | 1992-10-20 | 1993-10-19 | 半導体素子の金属コンタクト形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5380680A (ja) |
JP (1) | JPH0770595B2 (ja) |
KR (1) | KR950010858B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
US5736457A (en) | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
DE19629736C2 (de) * | 1996-01-26 | 2000-12-14 | Mitsubishi Electric Corp | Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür |
DE19655075C2 (de) * | 1996-01-26 | 2003-04-03 | Mitsubishi Electric Corp | Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung |
JP3631380B2 (ja) * | 1998-08-28 | 2005-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
TW413949B (en) | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
US9196583B1 (en) * | 2014-05-09 | 2015-11-24 | Qualcomm Incorporated | Via material selection and processing |
US9305785B2 (en) | 2014-06-30 | 2016-04-05 | Globalfoundries Inc. | Semiconductor contacts and methods of fabrication |
KR102556023B1 (ko) * | 2016-02-26 | 2023-07-17 | 삼성디스플레이 주식회사 | 감광성 박막 소자 및 이를 포함하는 생체 정보 감지 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127551A (ja) * | 1986-11-17 | 1988-05-31 | Toshiba Corp | 半導体装置の製造方法 |
US5026666A (en) * | 1989-12-28 | 1991-06-25 | At&T Bell Laboratories | Method of making integrated circuits having a planarized dielectric |
US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
JP3123092B2 (ja) * | 1991-03-06 | 2001-01-09 | 日本電気株式会社 | 半導体装置の製造方法 |
US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
US5223084A (en) * | 1991-11-25 | 1993-06-29 | Hewlett-Packard Company | Simultaneous dielectric planarization and contact hole etching |
-
1992
- 1992-10-20 KR KR1019920019287A patent/KR950010858B1/ko not_active IP Right Cessation
-
1993
- 1993-10-19 JP JP5260772A patent/JPH0770595B2/ja not_active Expired - Fee Related
- 1993-10-19 US US08/138,694 patent/US5380680A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950010858B1 (ko) | 1995-09-25 |
KR940010214A (ko) | 1994-05-24 |
US5380680A (en) | 1995-01-10 |
JPH06283613A (ja) | 1994-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2540024B2 (ja) | 金属配線のためのタングステンプラグの形成方法 | |
US5427981A (en) | Process for fabricating metal plus using metal silicide film | |
JPH0770595B2 (ja) | 半導体素子の金属コンタクト形成方法 | |
JPH07120637B2 (ja) | 半導体面に接触を形成する方法 | |
JP2882301B2 (ja) | 半導体装置の製造方法 | |
JP2768304B2 (ja) | 半導体装置の製造方法 | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH069221B2 (ja) | 半導体素子の形成方法 | |
JPH05275644A (ja) | 半導体メモリ素子及びその製造方法 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
JP2518100B2 (ja) | 半導体装置の製造方法 | |
KR960010057B1 (ko) | 반도체장치의 금속배선 형성방법 | |
JPH02111052A (ja) | 多層配線形成法 | |
JPH0529478A (ja) | 半導体装置の製造方法 | |
KR970000445Y1 (ko) | 반도체장치 | |
KR100500936B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
JP2606080B2 (ja) | 半導体装置の製造方法 | |
JPH0810682B2 (ja) | 半導体装置の製造方法 | |
KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH03256330A (ja) | 半導体装置の製造方法 | |
KR940016730A (ko) | 반도체 장치의 배선형성방법 | |
KR940010201A (ko) | 식각장벽 금속과 폴리실리콘막 에치백을 이용한 선택 텅스텐의 일방성 성장 유도에 의한 콘택 플러그 형성 방법 | |
JPH06232277A (ja) | 半導体装置の製造方法 | |
JPH04294531A (ja) | タングステン膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 17 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 18 |
|
LAPS | Cancellation because of no payment of annual fees |