KR960010057B1

KR960010057B1 - 반도체장치의 금속배선 형성방법

Info

Publication number: KR960010057B1
Application number: KR1019920024803A
Authority: KR
Inventors: 라관구
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1992-12-19
Filing date: 1992-12-19
Publication date: 1996-07-25

Abstract

요약없음

Description

반도체장치의 금속배선 형성방법

제1도는 종래 반도체장치의 금속배선 형성방법을 도시한 공정도.

제2도는 본 발명에 따른 반도체장치의 금속배선 형성방법을 도시한 공정도.

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체기판12 : 산화막

13 : 폴리실리콘층14 : 알루미늄층

본 발명은 반도체장치의 금속배선 방법에 관한 것으로, 특히, 높은 종횡비(HIGH ASPECT PATIO)의 콘택홀(CONTACT HOLE)을 갖는 금속 배선에 적당하도록 한 반도체장치의 금속배선 형성방법에 관한 것이다.

일반적으로 사용되는 종래 반도체장치의 금속배선 형성방법은 텅스텐(W) 플러그(PLUG) 공정을 사용하여 콘택홀에 1차로 텅스텐을 도포하고서 2차로 알루미늄(AL)을 증착시켜서 배선 공정을 진행하는 방식을 주로 사용하거나 또는 알루미늄을 500℃ 이상의 온도에서 리플로우(Reflow) 시켜 콘택홀에 알루미늄으로 채워 넣어주는 공정을 주로 사용하고 있다.

즉, 제1도(A)에 도시된 바와 같이, 반도체기판(1)에 산화막(2)을 증착하고 포토 에치공정을 통해 콘택홀을 형성한 다음, 제1도(B)에 도시된 바와 같이 상기 콘택홀과 산화막(2)위에 베리어메탈로 사용하는 티탄/타이나이트라이트(Ti/TiN)(3)를 스퍼터링 방법으로 증착한다.

그 다음, 제1도(C)에서와 같이 티탄/타이나이트라이트(3)의 상부에 텅스텐(4)을 화학기상증착(CVD) 방법으로 1㎛ 정도 증착하고, 제1도(D)와 같이 상기 산화막(2)의 상부 표면이 노출되도록 증착된 텅스텐(4)과 티탄/타이나이트라이트(3)를 에치백하여 콘택홀에 텅스텐 플러그(4') (W-PLUG)를 형성한다.

그리고, 제1도(E)에 도시된 바와 같이 메인(MAIN) 배선으로 사용할 알루미늄(5)과 타이나이트라이드(6)을 스퍼터링 방법으로 순차적으로 증착한다. 그 다음, 제1도(F)에 도시된 바와 같이 상기 알루미늄(5) 및 타이나이트라이드(6)을 상기 텅스텐 플러그(4')의 상부에만 남도록 선택적으로 포토에치하여 금속배선을 형성한다.

상기와 같은 종래 반도체장치의 금속배선 형성방법은 에치백 공정이 있음에 따라 공정의 단계가 증가함에 따른 공정시간의 증가와 생산원가의 증가를 가져오며 에치백 공정시 텅스텐의 키홀(KEY HOLE)를 통해 에치 손실이 발생하여 누설소스(SOURCE)가 발생함으로써 장치의 손실 및 신뢰성 저하는 가져오게 되며, 근본적으로 생산 비용이 고가 공정임에 따라 경쟁력을 잃게 되는 문제점이 발생하게 되는 것이다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 금속배선이 형성될 콘택홀에 가장 뛰어난 스텝커버리지(STEP COVERAGE)를 갖는 저압 화학기상증착(LPCVD)방식에 의한 폴리실리콘층을 증착시켜서 1차로 배선을 형성시키고, 상기 형성된 폴리실리콘층 배선위에 저압 화학기상증착 방식에 의한 알루미늄을 증착시켜 개발 및 양산 기술을 확보할 수 있으며, 고가 장비인 스퍼터링 장비를 사용하지 않음에 따라 제조원가를 줄일 수 있는 반도체장치의 금속배선 형성방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속배선 형성방법은 반도체기판 상에 절연막을 형성하는 공정과, 상기 절연막을 선택식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀의 내부를 포함한 상기 절연막 상에 폴리실리콘층을 형성하는 공정과, 상기 절연막 상의 폴리실리콘층을 제거하는 공정과, 상기 콘택홀 내의 상기 폴리실리콘층 상에 알루미늄층을 선택적으로 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면에 의해 본 발명을 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따른 반도체장치의 금속배선 형성 공정도로서, 높은 종횡비(HIGH ASPECT RATIO)를 갖는 콘택홀을 매립시켜 주면서 연결기능을 갖는 금속배선으로서의 역활을 수행할 수 있는 공정을 구현하는 것이다.

제2도(가)를 참조하면, 반도체기판(22)에 메모리 셀 형성 후 절연을 위해 산화막(12)을 증착하고 배선공정을 위해 상기 산화막(12)의 소정 부분을 포토에치하여 콘택홀을 형성한다.

그 다음, 제2도(나)와 같이 상기 산화막(12)과 형성된 콘택홀의 내부에 폴리실리콘층(13)을 저압화학기상증착(LPCVD)방식으로 증착하여 형성한다. 이때, 상기 폴리실리콘층(13)은 불순물이 도핑되거나 또는 도핑되지 않으며 5000Å 이하의 두께로 증착되어 형성된다.

제2도(다)를 참조하면, 상기 산화막(12)의 상부의 폴리실리콘층(13)을 포토에치 공정으로 제거한다. 그 다음 제2도(라)와 같이 폴리실리콘층(13)의 상부에 저압 화학기상증착 방식을 사용하여 알루미늄(14)을 3㎛ 정도의 두께로 증착한다. 이때, 증착되는 알루미늄(14)은 폴리실리콘층(13)이나 반도체기판(11)에만 선택적으로 증착되고 산화막(12)위에는 증착이 되지 않기 때문에 자연스럽게 금속 배선이 형성된다. 즉, 상기와 같은 저압화학기상증착에 의한 알루미늄(14) 증착과정은 액체 상태인 (C₄H₉)₃Al(Tri-Isobutrl-Aluminum)을 500℃ 이하의 온도에서 보일링(boiling) 방식에 의하여 증발시키면서 증착을 실시하면 알루미늄이 산화막(12)층에는 증착되지 않고 폴리실리콘층(13)이나 반도체기판(11) 위에서만 증착이 형성되며, 또한, 알루미늄(14)을 상압화학기상 증착방법(APCVD), 저압 화학기상 증착방법(LPCVD), 플라즈마 화학기상 증착방법(PECVD) 중 선택적으로 적용할 수 있다.

이상에서 상술한 바와 같이 본 발명은 높은 종횡비를 갖는 콘택홀에 있어서 가장 뛰어난 스텝커버리지를 갖는 저압 화학기상증착에 의한 폴리실리콘층 배선 위에 저압 화학기상증착 방식에 의한 알루미늄을 증착시킴으로써 개발 및 양산 기술을 확보할 수 있게 되고, 고가장비인 스프터링 장비를 사용않음에 따라 장치의 제도원가를 줄일 수 있고 에치 백 공정을 실시하지 않게 되여 누설소스 문제가 없어지므로 신뢰성 측면에서 매우 우수한 반도체장치를 제조할 수 있게 되는 것이다.

Claims

반도체기판 상에 절연막을 형성하는 공정과, 상기 절연막을 선택식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀의 내부를 포함한 상기 절연막 상에 폴리실리콘층을 형성하는 공정과, 상기 절연막 상의 폴리실리콘층을 제거하는 공정과, 상기 콘택홀 내의 상기 폴리실리콘층 상에 알루미늄층을 선택적으로 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
제1항에 있어서, 상기 폴리실리콘층을 5000Å 이하로 증착한 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
제1항에 있어서, 상기 알루미늄층을 선택적으로 형성하는 공정은 액체 상태인 (C₄H₉)₃Al을 500℃ 이하의 온도에서 보일링 방식으로 증발시켜 증착하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
제1항에 있어서, 상기 알루미늄층을 선택적으로 형성하는 공정은 상압 화학기상 증착방법(APCVD), 저압 화학기상 증착방법(LPCVD), 플라즈마 화학기상 증착방법(PECVD) 중 하나를 택일하여 사용하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
제1항에 있어서, 상기 알루미늄층을 3um 두께로 증착시킨 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
제1항에 있어서, 상기 폴리실리콘층을 불순물을 도핑하지 않거나(UNDOPED) 또는 불순물을 도핑(DOPED)하여 형성하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.