JPS62177945A - 半導体装置の配線接続構造 - Google Patents

半導体装置の配線接続構造

Info

Publication number
JPS62177945A
JPS62177945A JP1996786A JP1996786A JPS62177945A JP S62177945 A JPS62177945 A JP S62177945A JP 1996786 A JP1996786 A JP 1996786A JP 1996786 A JP1996786 A JP 1996786A JP S62177945 A JPS62177945 A JP S62177945A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
etching
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1996786A
Other languages
English (en)
Inventor
Yasuhiro Shigematsu
重松 康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1996786A priority Critical patent/JPS62177945A/ja
Publication of JPS62177945A publication Critical patent/JPS62177945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の配線接続構造に係わり、詳しくは
、マスク合せの誤差によりコンタクトホールが下層配線
上に穿設されなくても、コンタクトホールのエツチング
時に下層配線下の絶縁膜に損傷を与えることのない半導
体装置の配線接続構造に関する。
〈従来の技術〉 第4図は従来の半導体装置の配線接続構造を示す断面図
であり、図中1は半導体基板を、2はMoSトランジス
タ3の形成された活性領域を規定する二酸化シリコンの
フィールド酸化膜をそれぞれ示している。MoSトラン
ジスタ3のゲート4はフィールド酸化膜2の上に延在し
ており、ゲート4上の二酸化シリコンの層間絶縁膜5に
穿設されたコンタクト孔6にて層間絶縁膜5を貫通する
上層配線7に接続されている。
〈発明の解決しようとする問題点〉 上記従来の配線接続構造にあっては、層間絶縁膜5にコ
ンタクト孔6を穿設するとき、層間絶縁膜5を被うレジ
ストにコンタクト孔6のパターンを光学的に転写し、層
間絶縁膜5を選択的に露出させ、この露出した層間絶縁
膜5髪ふっ酸系のエッチャントで除去しなければならな
い。しかしながら、レジス1〜にコンタクト孔6のパタ
ーンを光学的に転写する際、ホトマスクの位置合せ誤差
に起因して、レジストに転写されるコンタクト孔6のパ
ターンは本来コンタクト孔を穿設すべき位置から不可避
的にずれてしまう。かかる位置のずれが甚だしいときに
は、層間絶縁膜5とフィールド酸化膜2とが同一の材質
であることから、フィールド酸化膜2もエツチングされ
てしまい、第4図に示されているように、上層配線7が
フィールド酸化膜2に達してしまうことがあった。この
ようにフィールド酸化膜2に達してしまった上層配線7
は半導体基板1との間で大きな寄生容量を形成し、MO
Sトランジスタ3のゲート4に印加される信号の遅延、
波形の崩れを生じさせるという問題点を生じさせていた
また、通常エツチングの終了判定は、エツチングによる
反応生成物の濃度、あるいはプラズマスペクトルの変化
に基づきなされるのであるが、フイールド酸化膜2もエ
ツチングされている間は、かかる反応生成物の′a度、
あるいけプラズマスペクトルが変化しないので、エツチ
ングの終了判定ができず、オーバーエツチングによる素
子の損傷が生じるという問題点もあった。
したがって本発明の目的は、マスク合せに誤差があって
もコンタクト孔の穿設時にフィールド酸化膜がエツチン
グされるのを防1トし、上層配線がフィールド酸化膜!
−で下層配線と接続される゛1′4導体装置の配線接続
構造を提供することである。
く問題点を解決するための手段〉 本発明は、第1絶縁膜上に敷設された第1配線と、該第
1配線を覆う1−記第1絶縁膜と同一材質の第2絶縁膜
と、該第2絶縁膜を貫通して上記第1配線に接続された
第2配線とを含む半導体装置の配線接続構造において、
J−、記第1絶縁膜と第1配線との間に第1絶縁膜とは
顕なる材質のエツヂング防市層を介在させ、上記第2配
線と接続される第1配線を−1−、記エツチング防市層
の中央部に位A− 置させたことを要旨とする。
〈作用および効果〉 本発明による半導体装置の配線接続構造にあっては、第
2絶縁膜にコンタクト孔を穿設すべく第2絶縁膜を選択
的に露出させる際、マスク合せの誤差に起因して本来露
出させるべき位置と実際露出された位置とにずれが生じ
ても、第2絶縁膜に穿設されるコンタクト孔は、第1絶
縁膜とは異なる材質のエツチング防IL層で明止され、
第1絶縁膜に達することがない。その結果、第1絶縁膜
下の材質にかかわらず第2配線が一方の電極となって寄
生容量を形成することがなく、第1配線を伝播する信号
に遅延、あるいは波形の崩れが生じることがない。
加えて、第]絶縁膜とエツチング防IE層とは材質が異
なるので、反応生成物の濃度またはプラズマスペクトル
によりエツチングの終了を確実に判別でき、オーバーエ
ツチングによる素子の破壊等が発生することもない。
〈実施例〉 第1図と第2図とは本発明の一実施例の断面図および平
面図であり、半導体基板1−1は、その表面に成長した
一酸化シリコンで活性領域とフィールド酸化膜12とに
区分されており、活性領域には多数のMO8I−ランジ
スタ13が形成され、これらMOSトランジスタ1−3
により集積回路が構成されている。MOSトランジスタ
13のゲート14はフィールド酸化膜12上に延在して
おり、二酸化シリコンの層間絶縁膜】5に被われている
フィールド酸化膜12とフィールド酸化膜上のゲート1
4との間には薄い窒化シリコン膜J6が介在しており、
この窒化シリコン膜16の幅は第2図から明らかなよう
に、ゲート]4の幅より大きく、その結果、ゲー1−1
4は窒化シリコン膜16の中央部に位置することになる
。窒化シリコン膜16の幅は、ゲート]4の幅よりマス
ク合せの誤差の2倍以上大きければよい。
層間絶縁膜15にはコンタクト孔17が穿設されており
、上層配線18はこのコンタク1〜孔17にて層間絶縁
膜]5を貫通し、ゲート14に電気的に接続されている
次に、ゲート14と」二層配線18との接続方法につい
て説明する。層間絶縁膜15の形成後、該層間絶縁膜1
5にホトレジストを塗布し、マスクを重ねて露光する。
露光後、ホトレジストを選択的に除去してコンタクト孔
17の穿設予定領域を露出させる。しかる後、ふっ酸系
のエッチャントで層間絶縁膜15を選択的に除去してコ
ンタクト孔17を穿設し、層間絶縁膜15上にアルミニ
ウムを全面的に被着して、これをパターニングする。
アルミニウムはコンタクト孔17内にも充填されるので
、上層配線18はゲート14に電気的に接続される。
ここで、コンタクト孔17がマスク合せの誤差に基づき
ゲート14上からずれても、窒化シリコン膜16上には
必ず位置しているので、層間絶縁膜15のエツチング時
には、コンタクト孔17が窒化知シリコン膜16に達し
た時、反応生成物、あるいはプラズマスペクトルに変化
が生じ、エツチングの終了を直ちに判別できる。したが
って、コンタクト孔17がフィールド酸化膜15に達す
ることはなく、」二層配線18と半導体基板11とで寄
生容量が形成されることはない。また、エツチングの終
了判別が正確であるので、オーバーエツチングによる素
子等の損傷も生じない。
第3図は本発明の他の実施例を示す断面図であり、この
他の実施例はフィールド酸化膜以外における多層配線構
造に本発明を適用したものである。
第3図において、二酸化シリコンの第1層間絶縁膜21
の全面には窒化シリコン膜22が積層されており、この
窒化シリコン膜22の上に形成された下層配線23は第
2層間絶縁膜24で被われている。上層配線25はこの
第2層間絶縁膜25を貫通して上記下層配線23に接続
されている。第1M間絶縁膜21の表面は全面的に窒化
シリコン膜22により被われているので、コンタクト孔
穿設時のオーバーエツチングの防市だけでなく、半導体
基板に形成される素子の保護を強化することができる。
なお、上記エツチング防止層は、いずれも窒化シリコン
膜で形成されているが、エツチング防止層をポリイミド
等の樹脂で形成してもよい。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は一実施例
の平面図、第3図は本発明の他の実施例の断面図、第4
図は従来例の断面図である。 12.21・・・・・・・第1絶縁膜、14.23・・
・・・・・第1配線、 15.24・・・・・・・第2絶縁膜、16.22・・
・・・・・エツチング防止層、18.25・・・・・・
・第2配線。 特許出願人      ローム株式会社代理人   弁
理士  桑 井 清 −第2図 第3図

Claims (1)

    【特許請求の範囲】
  1.  第1絶縁膜上に敷設された第1配線と、該第1配線を
    覆う上記第1絶縁膜と同一材質の第2絶縁膜と、該第2
    絶縁膜を貫通して上記第1配線に接続された第2配線と
    を含む半導体装置の配線接続構造において、上記第1絶
    縁膜と第1配線との間に第1絶縁膜とは異なる材質のエ
    ッチング防止層を介在させ、上記第2配線と接続される
    第1配線を上記エッチング防止層の中央部に位置させた
    ことを特徴とする半導体装置の配線接続構造。
JP1996786A 1986-01-30 1986-01-30 半導体装置の配線接続構造 Pending JPS62177945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1996786A JPS62177945A (ja) 1986-01-30 1986-01-30 半導体装置の配線接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1996786A JPS62177945A (ja) 1986-01-30 1986-01-30 半導体装置の配線接続構造

Publications (1)

Publication Number Publication Date
JPS62177945A true JPS62177945A (ja) 1987-08-04

Family

ID=12013959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1996786A Pending JPS62177945A (ja) 1986-01-30 1986-01-30 半導体装置の配線接続構造

Country Status (1)

Country Link
JP (1) JPS62177945A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287902B1 (en) 1996-06-28 2001-09-11 Samsung Electronics Co., Ltd. Methods of forming etch inhibiting structures on field isolation regions
US6699762B2 (en) 2001-06-20 2004-03-02 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices with contact hole alignment
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115744A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115744A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287902B1 (en) 1996-06-28 2001-09-11 Samsung Electronics Co., Ltd. Methods of forming etch inhibiting structures on field isolation regions
US6699762B2 (en) 2001-06-20 2004-03-02 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit devices with contact hole alignment
US7164204B2 (en) 2001-06-20 2007-01-16 Samsung Electronics Co., Ltd. Integrated circuit devices with an auxiliary pad for contact hole alignment
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
US7592252B2 (en) 2004-08-13 2009-09-22 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
US7671445B2 (en) 2004-08-13 2010-03-02 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures

Similar Documents

Publication Publication Date Title
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR100229611B1 (ko) 액정표시장치의 제조방법
US5444020A (en) Method for forming contact holes having different depths
US4962061A (en) Method for manufacturing a multilayer wiring structure employing metal fillets at step portions
US5479052A (en) Contact structure with capacitor for group III-V semiconductor devices
US3982316A (en) Multilayer insulation integrated circuit structure
JPS62177945A (ja) 半導体装置の配線接続構造
KR100591902B1 (ko) 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
JPH0695517B2 (ja) 半導体装置
JPH06177265A (ja) 半導体装置およびその製造方法
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
JPH0677315A (ja) 半導体装置
KR100560968B1 (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
US6087272A (en) Method of producing thin film transistor
JP3522346B2 (ja) 半導体装置の製造方法
JPH09129732A (ja) 半導体装置の製造方法
JP2666393B2 (ja) 半導体装置
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
JPH0372653A (ja) 半導体装置
KR0138065B1 (ko) 반도체 소자의 콘택 형성 방법
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR100508022B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH04109654A (ja) 半導体装置及びその製造方法
JP3028279B2 (ja) 半導体素子のビアコンタクト形成方法
JP2699389B2 (ja) 半導体装置の製造方法