KR930020641A - 다층배선 형성방법 - Google Patents

다층배선 형성방법 Download PDF

Info

Publication number
KR930020641A
KR930020641A KR1019930003960A KR930003960A KR930020641A KR 930020641 A KR930020641 A KR 930020641A KR 1019930003960 A KR1019930003960 A KR 1019930003960A KR 930003960 A KR930003960 A KR 930003960A KR 930020641 A KR930020641 A KR 930020641A
Authority
KR
South Korea
Prior art keywords
wiring
forming
insulating film
layer wiring
lower layer
Prior art date
Application number
KR1019930003960A
Other languages
English (en)
Other versions
KR970000970B1 (en
Inventor
다케시 스나다
야스카즈 마세
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5595492A external-priority patent/JP2515459B2/ja
Priority claimed from JP6681992A external-priority patent/JP2515461B2/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR930020641A publication Critical patent/KR930020641A/ko
Application granted granted Critical
Publication of KR970000970B1 publication Critical patent/KR970000970B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체기판상의 제1하층배선 예정영역과 제2하층배선 예정영역 및 이 하층배선간의 분리 예정영역상에 도전막을 형성하고, 이 도전막을 포함하는 상기 반도체기판상에 층간절연막을 형성하며, 이것을 부분적으로 제거해서 도전막을 노출시킨 개구부를 형성한다. 더욱이, 반도체기판 표면상에 상층배선을 형성하고, 상기 도전막 및 이 도전막상에 위치하는 상층배선부분을 동시에 선택적으로 제거해서 상기 상층배선 및 도전막을 서로 분리 돌립시킨다. 또한, 단차부를 갖는 반도체기판상에 전기적으로 절연이고, 또 서로 인접하는 2개 이상의 하층배선을 갖는 2개의 배선부를 형성하고, 그 위에 층간절연막을 형성한다. 이 제1 및 제2배선부를 노출시킬 때 까지 층간절연막을 제거하고, 더욱이 제2배선부에 생긴 단차부를 제3절연막으로 매립한다. 이 때문에, 고제조수율, 고신뢰성의 반도체 장치의 다층배선의 형성방법이 얻어지게 된다.

Description

다층배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도(a)내지 제4도(h)는 본 발명의 제1실시예에 따른 반도체장치의 다층배선 형성공정을 설명하는 단면도이다.
제5도(a)내지 제5도(i)는 본 발명의 제2실시예에 따른 반도체 장치의 다층배선 형성공정을 설명하는 단면도이다.
제6도(a)내지 제6도(h)는 본 발명의 제3실시예에 따른 반도체장치의 다층배선 형성공정을 설명하는 단면도이다.

Claims (16)

  1. 반도체기판상의 소정영역에 소정수의 하층배선용 제1도전막을 형성하는 공정과, 상기 제1도전막을 포함하는 상기 반도체기판상에 층간절연막을 형성하는 공정, 상기 층간절연막을 부분적으로 제거해서 상기 제1도전막을 노출시키는 개구부를 형성하는 공정, 상기 개구부내의 노출된 상기 제1도전막 및 상기 층간절연막의 표면상에 상기 제1도전막에 접촉시켜 상층배선용 제2도전막을 형성하는 공정 및, 상기 제1도전막 및 제2도전막을 동시에 선택적으로 제거함으로써 상기 개구부내에서 소정수로 서로 분리독립시켜서 하층배선 및 상층배선을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  2. 제1항에 있어서, 상기 하층배선 및 상층배선을 형성하는 공정이 동일한 패턴을 사용해서 자기정합적으로 이루어지도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  3. 제1항에 있어서, 상기 하층배선 및 상층배선을 형성하는 공정에서, 상기 하층배선 및 상층배선이 함께 동시에 가공되도록 된 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  4. 제1항에 있어서, 상기 개구부가 와이어홀로서 형성되도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  5. 제1항에 있어서, 상기 하층배선간의 분리예정영역의 간격이 약 2미크론 이하인 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  6. 제1항에 있어서, 상기 개구부는 적어도 2개 이상의 하층배선을 포함하도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  7. 반도체기판상에 형성된 높이에 단차가 존재하는 제1절연막의 소정영역상에 각각 소정수의 하층배선용의 복수개의 제1도전막을 형성하는 공정과, 상기 복수개의 제1도전막을 포함하는 상기 반도체기판상에 층간절연막을 형성하는 공정, 상기 복수개의 제1도전막중 가장 낮은 위치에 형성되어 있는 것이 노출될 때까지 상기 층간절연막을 부분적으로 제거해서 복수개의 개구부를 각각 형성하는 공정, 상기 복수개의 제1도전막을 포함하는 상기층간절연막의 표면상에 상기 제1도전막에 접촉시켜서 상층배선용 제2도전막을 형성하는 공정, 및 상기 제1 및 제2도전막을 동시에 선택적으로 제거함으로써 상기 개구부내에서 소정수로 분리독립시켜서 하층배선 및 상층배선을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  8. 제7항에 있어서, 상기 하층배선 및 상층배선을 형성하는 공정이 동일한 패턴을 사용해서 자기정합적으로 이루어지도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  9. 제7항에 있어서, 상기 하층배선 및 상층배선을 형성하는 공정에서 상기 하층배선 및 상층배선이 함께 동시에 가공되도록 된 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  10. 제7항에 있어서, 상기 개구부가 와이어홀로서 형성되도록 된 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  11. 제7항에 있어서, 상기 하층배선의 간격이 약 2미크론 이하인 것을 특징으로 하는 반도체기판의 다층배선 형성방법.
  12. 제11항에 있어서, 상기 하층배선의 분리 간격이 약 2미크론이하인 것을 특징으로 하는 반도체기판의 다층배선 형성방법.
  13. 반도체기판상에 형성된 높이에 단차가 존재하는 제1절연막상에 각각 전기적으로 절연되어 서로 인접하는 소정수의 하층배선을 갖춘 제1배선부 및 제2배선부를 형성하는 공정과, 상기 제1및 제2배선부를 포함하는 상기 반도체기판상에 층간절연막을 형성하는 공정, 상기 층간절연막의 표면을 평탄화하는 공정, 상기 제1배선부 및 제2배선부가 노출될 때까지 상기 층간절연막을 부분적으로 제거해서 제1개구부 및 제2개구부를 각각 형성하는 공정, 상기 노출된 제1및 제2배선부의 표면상에 제2절연막을 형성하는 공정, 상기 제2배선부의 하층배선간에 이 하층배선과 동일 평면을 이루도록 제2절연막을 남기고 다른 부분의 상기 제2절연막을 제거하는 공정, 상기 제1배선부 및 제2배선부를 노출시키는 제1및 제2개구부를 다시 형성하는 공정, 상기 제1및 제2배선부를 포함하는 상기 층간절연막의 표면상에 상기 제1및 제2배선부에 접촉시켜서 상층배선용 도전막을 형성하는 공정 및, 상기 하층배선간의 상부에 위치하는 상기 도전막을 선택적으로 제거함으로써 상기 제1및 제2개구부내에서 상기 도전층을 소정수로 서로 분리독립시켜서 하층배선 및 상층배선을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  14. 제13항에 있어서, 상기 제1및 제2개구부가 동일한 소정깊의 와이어홀인 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  15. 제13항에 있어서, 상기 제2절연막을 제거하는 공정이 전면에치백법에 의해 행하여지도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  16. 제15항에 있어서, 상기 전면에치백법에 의한 에칭시에, 상기 개구부에 사이드웰이 동시에 형성되도록 된 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93003960A 1992-03-16 1993-03-16 Method of forming multilayered wiring structure of semiconductor device KR970000970B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5595492A JP2515459B2 (ja) 1992-03-16 1992-03-16 多層配線の形成方法
JP92-055954 1992-03-16
JP6681992A JP2515461B2 (ja) 1992-03-25 1992-03-25 多層配線の形成方法

Publications (2)

Publication Number Publication Date
KR930020641A true KR930020641A (ko) 1993-10-20
KR970000970B1 KR970000970B1 (en) 1997-01-21

Family

ID=26396852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93003960A KR970000970B1 (en) 1992-03-16 1993-03-16 Method of forming multilayered wiring structure of semiconductor device

Country Status (2)

Country Link
US (1) US5258328A (ko)
KR (1) KR970000970B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JPH08306780A (ja) * 1995-05-11 1996-11-22 Toshiba Corp 半導体装置の製造方法
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
TW318261B (ko) * 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JPH11233632A (ja) * 1997-11-26 1999-08-27 Texas Instr Inc <Ti> 集積回路導体相互接続方法
TW526550B (en) * 2000-10-26 2003-04-01 United Microelectronics Corp Conductive structure capable of preventing wafer from being damaged by plasma and method for producing the same
US6815820B2 (en) * 2002-05-09 2004-11-09 Freescale Semiconductor, Inc. Method for forming a semiconductor interconnect with multiple thickness
CN102084464A (zh) 2008-05-30 2011-06-01 奥塔装置公司 外延迁移堆栈和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758306A (en) * 1987-08-17 1988-07-19 International Business Machines Corporation Stud formation method optimizing insulator gap-fill and metal hole-fill
US4876212A (en) * 1987-10-01 1989-10-24 Motorola Inc. Process for fabricating complimentary semiconductor devices having pedestal structures
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact

Also Published As

Publication number Publication date
KR970000970B1 (en) 1997-01-21
US5258328A (en) 1993-11-02

Similar Documents

Publication Publication Date Title
US3462650A (en) Electrical circuit manufacture
US6000130A (en) Process for making planar redistribution structure
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5132775A (en) Methods for and products having self-aligned conductive pillars on interconnects
KR930011781A (ko) 배선판의 제조법
US4866008A (en) Methods for forming self-aligned conductive pillars on interconnects
KR970024015A (ko) 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection)
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
KR930020641A (ko) 다층배선 형성방법
KR940010197A (ko) 반도체 장치의 제조방법
KR970060427A (ko) 리드프레임의 제조방법
KR100220297B1 (ko) 다층금속 배선구조의 콘택제조방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
KR100258204B1 (ko) 화합물 반도체 소자의 공중 배선 형성방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR880014690A (ko) 상부측 기판 접촉부를 갖고 있는 cmos 집적회로 및 이의 제조방법
KR970018396A (ko) 다층배선의 형성 방법
KR930014787A (ko) 반도체 소자의 콘택홀 형성방법
KR940005609B1 (ko) 단차가 없는 도전층 패턴 제조방법
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee