JP2515461B2 - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JP2515461B2 JP2515461B2 JP6681992A JP6681992A JP2515461B2 JP 2515461 B2 JP2515461 B2 JP 2515461B2 JP 6681992 A JP6681992 A JP 6681992A JP 6681992 A JP6681992 A JP 6681992A JP 2515461 B2 JP2515461 B2 JP 2515461B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- forming
- lower layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、多層配線の形成方法
に関する。
に関する。
【０００２】
【従来の技術】大規模半導体集積回路（ＬＳＩ）におい
て多層配線は、半導体基板内に配置された各素子間の結
合に自由度を与え、高密度、高速化のデバイスを形成さ
せるために多用されている。図１８〜図２５は、従来の
多層配線の形成工程を示す図である。
て多層配線は、半導体基板内に配置された各素子間の結
合に自由度を与え、高密度、高速化のデバイスを形成さ
せるために多用されている。図１８〜図２５は、従来の
多層配線の形成工程を示す図である。
【０００３】まず、従来、図１８に示すように、多層配
線は、多層配線及び半導体多結晶層３１３等を有する半
導体基板３０１表面上に第一の絶縁膜３０２を形成し、
基板との接続に必要な部分の第一の絶縁膜３０２を除去
した後、全面にアルミニウム膜を蒸着しそのアルミニウ
ム膜をパタ−ニングする。そして、第一の絶縁膜３０２
の段差の低い部分上に電気的に接続し且つ互いに隣接し
た二つ以上の下層配線３０３ａ、３０３ｂを有する第一
の配線部３０３を形成し、第一の絶縁膜３０２の段差の
高い部分上に電気的に接続し且つ互いに隣接した二つ以
上の下層配線３０４ａ、３０４ｂを有する第二の配線部
３０４を形成する。次に、上層配線を形成するために、
前記第一の絶縁膜３０２上及び前記配線部３０３、３０
４の下層配線３０３ａ、３０３ｂ、３０４ａ、３０４ｂ
上に層間絶縁膜３０５を形成し、周知のレジストエッチ
バック法でこの層間絶縁膜３０５を平坦化する。更に、
図１９に示すように、この層間絶縁膜３０５上にレジス
ト３０６を形成した後、このレジスト３０６を周知のフ
ォトリソグラフィ−技術により所定パタ−ンに形成す
る。そして、図２０に示すように、周知のテ−パ−ドリ
アクティブイオンエッチング（以下、テ−パ−ドＲＩＥ
という）により、所定パタ−ンのレジスト３０６をマス
クにして前記下層配線３０３ａ、３０３ｂ、３０４ａ、
３０４ｂ上の前記層間絶縁膜３０５の一部に各々コンタ
クト用の開口部３０７ａ、３０７ｂ、３０８ａ、３０８
ｂを形成する。更に、図２１に示すように、レジスト３
０６を周知のレジスト剥離方法により除去した後、図２
２に示すように、前記開口部内の下層配線３０３ａ、３
０３ｂ、３０４ａ、３０４ｂを含む前記層間絶縁膜３０
５上に上層配線用のアルミニウム膜３０９を形成する。
次に、図２３に示すように、このアルミニウム膜３０９
上にレジスト３０６を形成し、周知のフォトリソグラフ
ィ−技術により所定パタ−ンに形成する。そして、図２
４に示すように、ＲＩＥを用いて、所定パタ−ンのレジ
スト３０６をマスクとして前記下層配線３０３ａ、３０
３ｂ間及び下層配線３０４ａ、３０４ｂ間に存在する層
間絶縁膜３０５上において、前記アルミニウム膜３０９
を部分的に除去して互いに分離独立させ且つ各下層配線
３０３ａ、３０３ｂ、３０４ａ、３０４ｂと上層配線を
形成する。しかる後、図２５に示すように、レジスト３
０６を周知のレジスト剥離方法により取り除き、以後、
必要に応じて、層間絶縁膜と配線を交互に形成し多層配
線構造を得ている。
線は、多層配線及び半導体多結晶層３１３等を有する半
導体基板３０１表面上に第一の絶縁膜３０２を形成し、
基板との接続に必要な部分の第一の絶縁膜３０２を除去
した後、全面にアルミニウム膜を蒸着しそのアルミニウ
ム膜をパタ−ニングする。そして、第一の絶縁膜３０２
の段差の低い部分上に電気的に接続し且つ互いに隣接し
た二つ以上の下層配線３０３ａ、３０３ｂを有する第一
の配線部３０３を形成し、第一の絶縁膜３０２の段差の
高い部分上に電気的に接続し且つ互いに隣接した二つ以
上の下層配線３０４ａ、３０４ｂを有する第二の配線部
３０４を形成する。次に、上層配線を形成するために、
前記第一の絶縁膜３０２上及び前記配線部３０３、３０
４の下層配線３０３ａ、３０３ｂ、３０４ａ、３０４ｂ
上に層間絶縁膜３０５を形成し、周知のレジストエッチ
バック法でこの層間絶縁膜３０５を平坦化する。更に、
図１９に示すように、この層間絶縁膜３０５上にレジス
ト３０６を形成した後、このレジスト３０６を周知のフ
ォトリソグラフィ−技術により所定パタ−ンに形成す
る。そして、図２０に示すように、周知のテ−パ−ドリ
アクティブイオンエッチング（以下、テ−パ−ドＲＩＥ
という）により、所定パタ−ンのレジスト３０６をマス
クにして前記下層配線３０３ａ、３０３ｂ、３０４ａ、
３０４ｂ上の前記層間絶縁膜３０５の一部に各々コンタ
クト用の開口部３０７ａ、３０７ｂ、３０８ａ、３０８
ｂを形成する。更に、図２１に示すように、レジスト３
０６を周知のレジスト剥離方法により除去した後、図２
２に示すように、前記開口部内の下層配線３０３ａ、３
０３ｂ、３０４ａ、３０４ｂを含む前記層間絶縁膜３０
５上に上層配線用のアルミニウム膜３０９を形成する。
次に、図２３に示すように、このアルミニウム膜３０９
上にレジスト３０６を形成し、周知のフォトリソグラフ
ィ−技術により所定パタ−ンに形成する。そして、図２
４に示すように、ＲＩＥを用いて、所定パタ−ンのレジ
スト３０６をマスクとして前記下層配線３０３ａ、３０
３ｂ間及び下層配線３０４ａ、３０４ｂ間に存在する層
間絶縁膜３０５上において、前記アルミニウム膜３０９
を部分的に除去して互いに分離独立させ且つ各下層配線
３０３ａ、３０３ｂ、３０４ａ、３０４ｂと上層配線を
形成する。しかる後、図２５に示すように、レジスト３
０６を周知のレジスト剥離方法により取り除き、以後、
必要に応じて、層間絶縁膜と配線を交互に形成し多層配
線構造を得ている。
【０００４】しかしながら、この方法では、下層配線間
の狭小化に伴い、図２０に示すように、下層配線３０３
ａ、３０３ｂ及び下層配線３０４ａ、３０４ｂ間の層間
絶縁膜３０５上に形成されるレジスト３０６は極めて細
いパタ−ンとなってしまう。そして、開口部形成の際、
レジストが浮いたり剥がれたりしてしまい、安定した形
状の開口部３０７ａ、３０７ｂ、３０８ａ、３０８ｂが
得られない。また、レジストのパタ−ニングの際、マス
ク合わせがずれると、開口部形成におけるオ−バ−エッ
チングより、図２０に示すように、下層配線の側壁に溝
３１０ができてしまい上層配線としてのアルミニウム膜
３０９を堆積すると、溝幅が狭いため被覆しきれず、図
２２に示すように、巣３１１ができ、配線の歩留まりや
信頼性を低下させるという問題があった。
の狭小化に伴い、図２０に示すように、下層配線３０３
ａ、３０３ｂ及び下層配線３０４ａ、３０４ｂ間の層間
絶縁膜３０５上に形成されるレジスト３０６は極めて細
いパタ−ンとなってしまう。そして、開口部形成の際、
レジストが浮いたり剥がれたりしてしまい、安定した形
状の開口部３０７ａ、３０７ｂ、３０８ａ、３０８ｂが
得られない。また、レジストのパタ−ニングの際、マス
ク合わせがずれると、開口部形成におけるオ−バ−エッ
チングより、図２０に示すように、下層配線の側壁に溝
３１０ができてしまい上層配線としてのアルミニウム膜
３０９を堆積すると、溝幅が狭いため被覆しきれず、図
２２に示すように、巣３１１ができ、配線の歩留まりや
信頼性を低下させるという問題があった。
【０００５】そこで、本発明者は、細いレジストパタ−
ン部がなく、所定の開口部形状を得られ、マスク合わせ
ずれの際のオ−バ−エッチングによる溝や更に上層配線
時の巣の発生のない多層配線の形成方法を考えた。
ン部がなく、所定の開口部形状を得られ、マスク合わせ
ずれの際のオ−バ−エッチングによる溝や更に上層配線
時の巣の発生のない多層配線の形成方法を考えた。
【０００６】図２６は、図１８と同様に形成された図で
あり、半導体基板４０１上には、半導体多結晶層４１
３、第一の絶縁膜４０２、第一の配線部４０３を形成す
る下層配線４０３ａ、４０３ｂ、第二の配線部４０４を
形成する下層配線４０４ａ、４０４ｂ、層間絶縁膜４０
５が形成されている。次に、図２７に示すように、この
層間絶縁膜４０５上にレジスト４０６を形成した後、こ
のレジスト４０６を周知のフォトリソグラフィ−技術に
より所定パタ−ンに形成する。このレジスト４０６の開
口部４０６ａ、４０６ｂは、前記第一の配線部４０３、
第二の配線部４０４を含む大きさに形成する。次に、図
２８に示すように、周知のテ−パ−ドリアクティブイオ
ンエッチング（以下、テ−パ−ドＲＩＥという）によ
り、この所定パタ−ンのレジスト４０６をマスクにして
前記レジスト４０６の開口部４０６ａ、４０６ｂより露
出した層間絶縁膜４０５を一様に段差の低い部分に位置
する第一の配線部４０３に達するまで除去し、コンタク
ト用の開口部４０７、４０８を形成する。この時、第一
の配線部４０３に相当する開口部４０７内に露出された
下層配線４０３ａ、４０３ｂと、その配線間の層間絶縁
膜部分４０７ａとのなす表面は、ほぼ平坦面をなしてい
る。また、第二の配線部４０４に相当する開口部４０８
内に露出された下層配線４０４ａ、４０４ｂと、その配
線間の層間絶縁膜部分４０８ａとのなす表面は、エッチ
ングによって段差部４１０を有した構造になっている。
この第二の配線部４０４における段差部４１０の原因
は、第二の配線部４０４下の第一の絶縁膜４０２の下方
に存在する半導体多結晶層４１３によるものである。例
えば、この半導体多結晶層４１３が０．４ミクロンの厚
さで、また第一の配線部４０３の下層配線間の層間絶縁
膜部分４０７ａにおけるこの層間絶縁膜が１．０ミクロ
ンの厚さであるとする。この時、第二の配線部４０４の
下層配線間の層間絶縁膜部分４０８ａにおけるこの層間
絶縁膜は０．６ミクロンの厚さになる。そして、レジス
ト４０６を周知のレジスト剥離方法により除去した後、
図２９に示すように、前記開口部４０７、４０８内の第
一の配線部４０３、第二の配線部４０４上に、上層配線
用のアルミニウム膜４０９を形成する。この時、段差部
４１０は、溝であるのでアルミニウム膜４０９が多く形
成され、アルミニウム膜厚は厚くなる。更に、図３０に
示すように、周知のフォトリソグラフィ−技術により第
一の配線部４０３における下層配線４０３ａ、４０３ｂ
間の層間絶縁膜部分４０７ａ及び第二の配線部４０４に
おける下層配線４０４ａ、４０４ｂ間の層間絶縁膜部分
４０８ａ上方に開口を有する所定パタ−ンにレジスト４
０６を形成する。そして、図３１に示すように、ＲＩＥ
を用いて、所定パタ−ンのレジスト４０６をマスクとし
て前記第一、第二の配線部４０３、４０４における層間
絶縁膜部分４０７ａ、４０８ａ上において、前記アルミ
ニウム膜４０９を部分的に除去して互いに分離独立させ
且つ各下層配線と電気的に接続した上層配線を形成す
る。しかる後、図３２に示すように、レジスト４０６を
周知のレジスト剥離方法により取り除き、以後、必要に
応じて、層間絶縁膜と配線を交互に形成し多層配線構造
を得ている。
あり、半導体基板４０１上には、半導体多結晶層４１
３、第一の絶縁膜４０２、第一の配線部４０３を形成す
る下層配線４０３ａ、４０３ｂ、第二の配線部４０４を
形成する下層配線４０４ａ、４０４ｂ、層間絶縁膜４０
５が形成されている。次に、図２７に示すように、この
層間絶縁膜４０５上にレジスト４０６を形成した後、こ
のレジスト４０６を周知のフォトリソグラフィ−技術に
より所定パタ−ンに形成する。このレジスト４０６の開
口部４０６ａ、４０６ｂは、前記第一の配線部４０３、
第二の配線部４０４を含む大きさに形成する。次に、図
２８に示すように、周知のテ−パ−ドリアクティブイオ
ンエッチング（以下、テ−パ−ドＲＩＥという）によ
り、この所定パタ−ンのレジスト４０６をマスクにして
前記レジスト４０６の開口部４０６ａ、４０６ｂより露
出した層間絶縁膜４０５を一様に段差の低い部分に位置
する第一の配線部４０３に達するまで除去し、コンタク
ト用の開口部４０７、４０８を形成する。この時、第一
の配線部４０３に相当する開口部４０７内に露出された
下層配線４０３ａ、４０３ｂと、その配線間の層間絶縁
膜部分４０７ａとのなす表面は、ほぼ平坦面をなしてい
る。また、第二の配線部４０４に相当する開口部４０８
内に露出された下層配線４０４ａ、４０４ｂと、その配
線間の層間絶縁膜部分４０８ａとのなす表面は、エッチ
ングによって段差部４１０を有した構造になっている。
この第二の配線部４０４における段差部４１０の原因
は、第二の配線部４０４下の第一の絶縁膜４０２の下方
に存在する半導体多結晶層４１３によるものである。例
えば、この半導体多結晶層４１３が０．４ミクロンの厚
さで、また第一の配線部４０３の下層配線間の層間絶縁
膜部分４０７ａにおけるこの層間絶縁膜が１．０ミクロ
ンの厚さであるとする。この時、第二の配線部４０４の
下層配線間の層間絶縁膜部分４０８ａにおけるこの層間
絶縁膜は０．６ミクロンの厚さになる。そして、レジス
ト４０６を周知のレジスト剥離方法により除去した後、
図２９に示すように、前記開口部４０７、４０８内の第
一の配線部４０３、第二の配線部４０４上に、上層配線
用のアルミニウム膜４０９を形成する。この時、段差部
４１０は、溝であるのでアルミニウム膜４０９が多く形
成され、アルミニウム膜厚は厚くなる。更に、図３０に
示すように、周知のフォトリソグラフィ−技術により第
一の配線部４０３における下層配線４０３ａ、４０３ｂ
間の層間絶縁膜部分４０７ａ及び第二の配線部４０４に
おける下層配線４０４ａ、４０４ｂ間の層間絶縁膜部分
４０８ａ上方に開口を有する所定パタ−ンにレジスト４
０６を形成する。そして、図３１に示すように、ＲＩＥ
を用いて、所定パタ−ンのレジスト４０６をマスクとし
て前記第一、第二の配線部４０３、４０４における層間
絶縁膜部分４０７ａ、４０８ａ上において、前記アルミ
ニウム膜４０９を部分的に除去して互いに分離独立させ
且つ各下層配線と電気的に接続した上層配線を形成す
る。しかる後、図３２に示すように、レジスト４０６を
周知のレジスト剥離方法により取り除き、以後、必要に
応じて、層間絶縁膜と配線を交互に形成し多層配線構造
を得ている。
【０００７】しかし、図２８に示すように、第二の配線
部における段差部４１０のため、これより上の上層配線
用のアルミニウム膜４０９を堆積すると、この段差部４
１０のアルミニウム膜４０９の厚さが厚くなる。絶縁分
離のため、接続部位間のアルミニウム膜４０９を除去す
ると、図３１に示すように、下層配線４０４ａ、４０４
ｂ間のアルミニウム膜残存部４１１が生じてしまう。す
ると、電気的絶縁分離が達成されず、ショ−ト等の不良
が起こり、歩留まり及び信頼性の低下等を生じさせる。
部における段差部４１０のため、これより上の上層配線
用のアルミニウム膜４０９を堆積すると、この段差部４
１０のアルミニウム膜４０９の厚さが厚くなる。絶縁分
離のため、接続部位間のアルミニウム膜４０９を除去す
ると、図３１に示すように、下層配線４０４ａ、４０４
ｂ間のアルミニウム膜残存部４１１が生じてしまう。す
ると、電気的絶縁分離が達成されず、ショ−ト等の不良
が起こり、歩留まり及び信頼性の低下等を生じさせる。
【０００８】
【発明が解決しようとする課題】このように従来の多層
配線の形成方法においては、下層配線の狭小化に伴い、
下層配線間の層間絶縁膜上に形成されるレジストは極め
て細いパタ−ンとなり、所定の開口部形状を得られな
い。また、マスク合わせずれの際、オ−バ−エッチング
により溝が発生し、更にこの溝が、上層配線時の巣の原
因となる。
配線の形成方法においては、下層配線の狭小化に伴い、
下層配線間の層間絶縁膜上に形成されるレジストは極め
て細いパタ−ンとなり、所定の開口部形状を得られな
い。また、マスク合わせずれの際、オ−バ−エッチング
により溝が発生し、更にこの溝が、上層配線時の巣の原
因となる。
【０００９】また、上記のような従来の多層配線の形成
方法の問題点を解決させるために、本発明者が考えた方
法においては、下層配線間にアルミニウム残存部が生じ
てしまう。これらの結果として、配線の断線、あるい
は、配線間のショ−ト等の不良が起こり、配線の歩留ま
りや信頼性を低下させるという問題があった。そこで、
この発明は、上記欠点を除去し、高い歩留まり、高信頼
性の多層配線の形成方法を提供することを目的とする。
方法の問題点を解決させるために、本発明者が考えた方
法においては、下層配線間にアルミニウム残存部が生じ
てしまう。これらの結果として、配線の断線、あるい
は、配線間のショ−ト等の不良が起こり、配線の歩留ま
りや信頼性を低下させるという問題があった。そこで、
この発明は、上記欠点を除去し、高い歩留まり、高信頼
性の多層配線の形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、半導体基板上に、上面が段差を有す
る第一の絶縁膜を形成する工程と、前記第一の絶縁膜の
段差の低い部分上に電気的に絶縁し且つ互いに隣接した
二つ以上の下層配線を有する第一の配線部を形成し、段
差の高い部分上に電気的に絶縁し且つ互いに隣接した二
つ以上の下層配線を有する第二の配線部を形成する工程
と、この第一、第二の配線部を含む前記半導体基板上に
層間絶縁膜を形成する工程と、前記第一の配線部及び第
二の配線部を露出するまで前記層間絶縁膜を部分的に除
去し第一の開口部及び第二の開口部をそれぞれ形成する
工程と、前記露出された第一及び第二の配線部の表面上
に第二の絶縁膜を形成する工程と、前記第二の配線部の
下層配線間に且つこの下層配線と同一面をなすように第
二の絶縁膜を残して他の部分の前記第二の絶縁膜を除去
し、前記第一の配線部及び第二の配線部を露出させる第
一及び第二の開口部を再び形成する工程と、前記第一及
び第二の配線部を含む前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間上に位置する、前
記上層配線部分を選択的に除去して前記上層配線を互い
に分離独立させる工程とを具備することを特徴としてい
る。
に、この発明では、半導体基板上に、上面が段差を有す
る第一の絶縁膜を形成する工程と、前記第一の絶縁膜の
段差の低い部分上に電気的に絶縁し且つ互いに隣接した
二つ以上の下層配線を有する第一の配線部を形成し、段
差の高い部分上に電気的に絶縁し且つ互いに隣接した二
つ以上の下層配線を有する第二の配線部を形成する工程
と、この第一、第二の配線部を含む前記半導体基板上に
層間絶縁膜を形成する工程と、前記第一の配線部及び第
二の配線部を露出するまで前記層間絶縁膜を部分的に除
去し第一の開口部及び第二の開口部をそれぞれ形成する
工程と、前記露出された第一及び第二の配線部の表面上
に第二の絶縁膜を形成する工程と、前記第二の配線部の
下層配線間に且つこの下層配線と同一面をなすように第
二の絶縁膜を残して他の部分の前記第二の絶縁膜を除去
し、前記第一の配線部及び第二の配線部を露出させる第
一及び第二の開口部を再び形成する工程と、前記第一及
び第二の配線部を含む前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間上に位置する、前
記上層配線部分を選択的に除去して前記上層配線を互い
に分離独立させる工程とを具備することを特徴としてい
る。
【００１１】また、半導体基板上に、上面が段差を有す
る第一の絶縁膜を形成する工程と、前記第一の絶縁膜の
段差の低い部分で、二つ以上の下層配線予定領域及びこ
の下層配線間の分離予定領域上に下層配線用の第一の導
電膜を形成し、段差の高い部分で、二つ以上の下層配線
予定領域及びこの下層配線間の分離予定領域上に下層配
線用の第二の導電膜を形成する工程と、この第一、第二
の導電膜を含む前記半導体基板上に層間絶縁膜を形成す
る工程と、前記第一の導電膜及び第二の導電膜を露出す
るまで前記層間絶縁膜を部分的に除去し第一の開口部及
び第二の開口部をそれぞれ形成する工程と、前記第一及
び第二の導電膜を含む前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間の分離予定領域上
に位置する第一及び第二の導電膜部分及び前記上層配線
部分を選択的に除去して前記上下層配線からなる多層配
線に複数に分離独立させる工程とを具備することを特徴
としている。また、前記下層配線の間隔が約２ミクロン
以下であることを特徴としている。また、前記下層配線
の分離予定領域の間隔が約２ミクロン以下であることを
特徴としている。
る第一の絶縁膜を形成する工程と、前記第一の絶縁膜の
段差の低い部分で、二つ以上の下層配線予定領域及びこ
の下層配線間の分離予定領域上に下層配線用の第一の導
電膜を形成し、段差の高い部分で、二つ以上の下層配線
予定領域及びこの下層配線間の分離予定領域上に下層配
線用の第二の導電膜を形成する工程と、この第一、第二
の導電膜を含む前記半導体基板上に層間絶縁膜を形成す
る工程と、前記第一の導電膜及び第二の導電膜を露出す
るまで前記層間絶縁膜を部分的に除去し第一の開口部及
び第二の開口部をそれぞれ形成する工程と、前記第一及
び第二の導電膜を含む前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間の分離予定領域上
に位置する第一及び第二の導電膜部分及び前記上層配線
部分を選択的に除去して前記上下層配線からなる多層配
線に複数に分離独立させる工程とを具備することを特徴
としている。また、前記下層配線の間隔が約２ミクロン
以下であることを特徴としている。また、前記下層配線
の分離予定領域の間隔が約２ミクロン以下であることを
特徴としている。
【００１２】
【作用】上記のように構成された多層配線の形成方法で
は、下層に半導体多結晶層等の半導体層及び多層による
段差部のある場合においても、従来のような細いレジス
トパタ−ン部を必要とせず、理想的な開口部形状が得ら
れ、更に上層配線の分離独立が確実になされる。
は、下層に半導体多結晶層等の半導体層及び多層による
段差部のある場合においても、従来のような細いレジス
トパタ−ン部を必要とせず、理想的な開口部形状が得ら
れ、更に上層配線の分離独立が確実になされる。
【００１３】第一に、第三の絶縁膜のエッチングによる
段差部を第三の絶縁膜で完全に埋める工程を加えること
によって、従来問題となっていた上層配線形成後に段差
部に生ずるアルミニウム残存部を形成しない。そのた
め、下層配線間のショ−トが防止でき歩留まりが向上
し、配線の信頼性も向上する。そのエッチングの際、開
口部内に第三の絶縁膜のサイドウォ−ルが形成されるた
め、上層配線の被覆性が良くなる。また、下層配線間の
溝がないため、上層配線上に形成される絶縁膜の被覆性
も良くなる。
段差部を第三の絶縁膜で完全に埋める工程を加えること
によって、従来問題となっていた上層配線形成後に段差
部に生ずるアルミニウム残存部を形成しない。そのた
め、下層配線間のショ−トが防止でき歩留まりが向上
し、配線の信頼性も向上する。そのエッチングの際、開
口部内に第三の絶縁膜のサイドウォ−ルが形成されるた
め、上層配線の被覆性が良くなる。また、下層配線間の
溝がないため、上層配線上に形成される絶縁膜の被覆性
も良くなる。
【００１４】また、第二に、開口部と隣接する下層配線
を共通に設けているため、開口部形成時にマスクずれが
あったとしても過大なオ−バ−エッチングはされず、溝
や巣の発生はない。また、開口面積が大きいためアルミ
ニウム膜の被覆性が向上し開口部側壁のアルミニウム膜
厚が厚くなる。このため、配線の断面積が大きくなり電
流密度が増大せず、エレクトロマイグレ−ション耐性が
向上する。これらのことから、この発明では、高歩留ま
り及び信頼性の高い多層配線を得ることができる。
を共通に設けているため、開口部形成時にマスクずれが
あったとしても過大なオ−バ−エッチングはされず、溝
や巣の発生はない。また、開口面積が大きいためアルミ
ニウム膜の被覆性が向上し開口部側壁のアルミニウム膜
厚が厚くなる。このため、配線の断面積が大きくなり電
流密度が増大せず、エレクトロマイグレ−ション耐性が
向上する。これらのことから、この発明では、高歩留ま
り及び信頼性の高い多層配線を得ることができる。
【００１５】
【実施例】（実施例１）この発明の第一の実施例を図１
〜図９を参照にし、詳細に説明する。多層配線及び半導
体多結晶層１１３等を有する半導体基板１０１表面上に
第一の絶縁膜１０２を形成し、基板との接続に必要な部
分の第一の絶縁膜１０２を除去した後、全面にアルミニ
ウム膜を蒸着しそのアルミニウム膜をパタ−ニングす
る。そして、図１に示すように、第一の絶縁膜１０２の
段差の低い部分上に電気的に接続し且つ互いに隣接した
二つ以上の下層配線１０３ａ、１０３ｂを有する第一の
配線部１０３を形成し、第一の絶縁膜１０２の段差の高
い部分上に電気的に接続し且つ互いに隣接した二つ以上
の下層配線１０４ａ、１０４ｂを有する第二の配線部１
０４を形成する。次に、上層配線を形成するために、前
記第一の絶縁膜１０２上及び前記配線部１０３、１０４
の下層配線１０３ａ、１０３ｂ、１０４ａ、１０４ｂ上
に層間絶縁膜１０５を形成し、周知のレジストエッチバ
ック法でこの層間絶縁膜１０５を平坦化する。次に、図
２に示すように、この層間絶縁膜１０５上にレジスト１
０６を形成した後、このレジスト１０６を周知のフォト
リソグラフィ−技術により所定パタ−ンに形成する。こ
のレジスト１０６の開口部１０６ａ、１０６ｂは、前記
下層配線１０３ａ、１０３ｂを有する第一の配線部１０
３及び下層配線１０４ａ、１０４ｂを有する第二の配線
部１０４を含む大きさに形成する。次に、図３に示すよ
うに、周知のテ−パ−ドＲＩＥにより、この所定パタ−
ンのレジスト１０６をマスクにして前記レジスト１０６
の開口部１０６ａ、１０６ｂより露出した層間絶縁膜１
０５を一様に段差の低い部分上に位置する第一の配線部
１０３に達するまで除去し、コンタクト用の開口部１０
７、１０８を形成する。この時、第一の配線部１０３に
相当する開口部１０７内に露出された下層配線１０３
ａ、１０３ｂと、その配線間の層間絶縁膜部分１０７ａ
とのなす表面は、ほぼ平坦面をなしている。また、第二
の配線部１０４に相当する開口部１０８内に露出された
下層配線１０４ａ、１０４ｂと、その配線間の層間絶縁
膜部分１０８ａとのなす表面は、エッチングによって段
差部１１４を有した構造になっている。この第二の配線
部１０４における段差部１１４の原因は、第一の配線部
１０４下の第一の絶縁膜１０２の下方に存在する半導体
多結晶層１１３によるものである。例えば、この半導体
多結晶層１１３が０．４ミクロンの厚さで、また第一の
配線部１０３の下層配線間の層間絶縁膜部分１０７ａに
おけるこの層間絶縁膜が１．０ミクロンの厚さであると
する。この時、第二の配線部１０４の下層配線間の層間
絶縁膜部分１０８ａにおけるこの層間絶縁膜は０．６ミ
クロンの厚さになる。次に、レジスト１０６を周知のレ
ジスト剥離法によって除去した後、図４に示すように、
前記開口部１０７、１０８内の第一の配線部１０３及び
第二の配線部１０４上及び層間絶縁膜１０５上に第三の
絶縁膜１１２を堆積する。この第三の絶縁膜は、第二の
配線部１０４における開口部１０８内の下層配線１０４
ａ、１０４ｂ間の層間絶縁膜部分１０８ａの段差部１１
４を埋め込むことができる。これにより第二の配線部１
０４における下層配線１０４ａ、１０４ｂ間は層間絶縁
膜１０５及び第三の絶縁膜１１２という絶縁膜で構成さ
れることになる。次に、図５に示すように、周知のブラ
ンケットエッチバック法により、第一の配線部１０３と
第二の配線部１０４の表面が露出されるまで第三の絶縁
膜１１２を除去する。すると、第一の配線部１０３のコ
ンタクト用の開口部１０７及び第二の配線部１０４の層
間絶縁膜部分１０８ａの段差部１１４が第三の絶縁膜１
１２で埋まったコンタクト用の開口部１０８が再び形成
される。また、開口部１０７、１０８内に第三の絶縁膜
１１２のサイドウォ−ル１１５も形成される。次に、図
５に示すように、前記開口部１０７、１０８内の第一の
配線部１０３、第二の配線部１０４上に、上層配線用の
アルミニウム膜１０９を形成する。更に、図７に示すよ
うに、周知のフォトリソグラフィ−技術により第一の配
線部１０３における下層配線１０３ａ、１０３ｂ間の層
間絶縁膜部分１０７ａ及び第二の配線部１０４における
下層配線１０４ａ、１０４ｂ間の層間絶縁膜部分１０８
ａ上方に開口を有する所定パタ−ンにレジスト１０６を
形成する。そして、図８に示すように、ＲＩＥを用い
て、所定パタ−ンのレジスト１０６をマスクとして前記
第一、第二の配線部１０３、１０４における層間絶縁膜
部分１０７ａ、１０８ａ上において、前記アルミニウム
膜１０９を部分的に除去して互いに分離独立させ且つ各
下層配線と電気的に接続した上層配線を形成する。しか
る後、図９に示すように、レジスト１０６を周知のレジ
スト剥離方法により取り除き、以後、必要に応じて、層
間絶縁膜と配線を交互に形成し多層配線構造を得てい
る。
〜図９を参照にし、詳細に説明する。多層配線及び半導
体多結晶層１１３等を有する半導体基板１０１表面上に
第一の絶縁膜１０２を形成し、基板との接続に必要な部
分の第一の絶縁膜１０２を除去した後、全面にアルミニ
ウム膜を蒸着しそのアルミニウム膜をパタ−ニングす
る。そして、図１に示すように、第一の絶縁膜１０２の
段差の低い部分上に電気的に接続し且つ互いに隣接した
二つ以上の下層配線１０３ａ、１０３ｂを有する第一の
配線部１０３を形成し、第一の絶縁膜１０２の段差の高
い部分上に電気的に接続し且つ互いに隣接した二つ以上
の下層配線１０４ａ、１０４ｂを有する第二の配線部１
０４を形成する。次に、上層配線を形成するために、前
記第一の絶縁膜１０２上及び前記配線部１０３、１０４
の下層配線１０３ａ、１０３ｂ、１０４ａ、１０４ｂ上
に層間絶縁膜１０５を形成し、周知のレジストエッチバ
ック法でこの層間絶縁膜１０５を平坦化する。次に、図
２に示すように、この層間絶縁膜１０５上にレジスト１
０６を形成した後、このレジスト１０６を周知のフォト
リソグラフィ−技術により所定パタ−ンに形成する。こ
のレジスト１０６の開口部１０６ａ、１０６ｂは、前記
下層配線１０３ａ、１０３ｂを有する第一の配線部１０
３及び下層配線１０４ａ、１０４ｂを有する第二の配線
部１０４を含む大きさに形成する。次に、図３に示すよ
うに、周知のテ−パ−ドＲＩＥにより、この所定パタ−
ンのレジスト１０６をマスクにして前記レジスト１０６
の開口部１０６ａ、１０６ｂより露出した層間絶縁膜１
０５を一様に段差の低い部分上に位置する第一の配線部
１０３に達するまで除去し、コンタクト用の開口部１０
７、１０８を形成する。この時、第一の配線部１０３に
相当する開口部１０７内に露出された下層配線１０３
ａ、１０３ｂと、その配線間の層間絶縁膜部分１０７ａ
とのなす表面は、ほぼ平坦面をなしている。また、第二
の配線部１０４に相当する開口部１０８内に露出された
下層配線１０４ａ、１０４ｂと、その配線間の層間絶縁
膜部分１０８ａとのなす表面は、エッチングによって段
差部１１４を有した構造になっている。この第二の配線
部１０４における段差部１１４の原因は、第一の配線部
１０４下の第一の絶縁膜１０２の下方に存在する半導体
多結晶層１１３によるものである。例えば、この半導体
多結晶層１１３が０．４ミクロンの厚さで、また第一の
配線部１０３の下層配線間の層間絶縁膜部分１０７ａに
おけるこの層間絶縁膜が１．０ミクロンの厚さであると
する。この時、第二の配線部１０４の下層配線間の層間
絶縁膜部分１０８ａにおけるこの層間絶縁膜は０．６ミ
クロンの厚さになる。次に、レジスト１０６を周知のレ
ジスト剥離法によって除去した後、図４に示すように、
前記開口部１０７、１０８内の第一の配線部１０３及び
第二の配線部１０４上及び層間絶縁膜１０５上に第三の
絶縁膜１１２を堆積する。この第三の絶縁膜は、第二の
配線部１０４における開口部１０８内の下層配線１０４
ａ、１０４ｂ間の層間絶縁膜部分１０８ａの段差部１１
４を埋め込むことができる。これにより第二の配線部１
０４における下層配線１０４ａ、１０４ｂ間は層間絶縁
膜１０５及び第三の絶縁膜１１２という絶縁膜で構成さ
れることになる。次に、図５に示すように、周知のブラ
ンケットエッチバック法により、第一の配線部１０３と
第二の配線部１０４の表面が露出されるまで第三の絶縁
膜１１２を除去する。すると、第一の配線部１０３のコ
ンタクト用の開口部１０７及び第二の配線部１０４の層
間絶縁膜部分１０８ａの段差部１１４が第三の絶縁膜１
１２で埋まったコンタクト用の開口部１０８が再び形成
される。また、開口部１０７、１０８内に第三の絶縁膜
１１２のサイドウォ−ル１１５も形成される。次に、図
５に示すように、前記開口部１０７、１０８内の第一の
配線部１０３、第二の配線部１０４上に、上層配線用の
アルミニウム膜１０９を形成する。更に、図７に示すよ
うに、周知のフォトリソグラフィ−技術により第一の配
線部１０３における下層配線１０３ａ、１０３ｂ間の層
間絶縁膜部分１０７ａ及び第二の配線部１０４における
下層配線１０４ａ、１０４ｂ間の層間絶縁膜部分１０８
ａ上方に開口を有する所定パタ−ンにレジスト１０６を
形成する。そして、図８に示すように、ＲＩＥを用い
て、所定パタ−ンのレジスト１０６をマスクとして前記
第一、第二の配線部１０３、１０４における層間絶縁膜
部分１０７ａ、１０８ａ上において、前記アルミニウム
膜１０９を部分的に除去して互いに分離独立させ且つ各
下層配線と電気的に接続した上層配線を形成する。しか
る後、図９に示すように、レジスト１０６を周知のレジ
スト剥離方法により取り除き、以後、必要に応じて、層
間絶縁膜と配線を交互に形成し多層配線構造を得てい
る。
【００１６】第一の実施例においては、第三の絶縁膜の
エッチングによる段差部を第三の絶縁膜で完全に埋める
工程を加えることによって、従来問題となっていた上層
配線形成後に段差部に生ずるアルミニウム残存部を形成
しない。そのため、下層配線間のショ−トが防止でき歩
留まりが向上し、配線の信頼性も向上する。そのエッチ
ングの際、開口部内に第三の絶縁膜のサイドウォ−ルが
形成されるため、上層配線の被覆性が良くなる。また、
下層配線間の溝がないため、上層配線上に形成される絶
縁膜の被覆性も良くなる。
エッチングによる段差部を第三の絶縁膜で完全に埋める
工程を加えることによって、従来問題となっていた上層
配線形成後に段差部に生ずるアルミニウム残存部を形成
しない。そのため、下層配線間のショ−トが防止でき歩
留まりが向上し、配線の信頼性も向上する。そのエッチ
ングの際、開口部内に第三の絶縁膜のサイドウォ−ルが
形成されるため、上層配線の被覆性が良くなる。また、
下層配線間の溝がないため、上層配線上に形成される絶
縁膜の被覆性も良くなる。
【００１７】（実施例２）この発明の第二の実施例を、
図１０〜図１７を参照にして、説明する。多層配線及び
半導体多結晶層２１３等を有する半導体基板２０１表面
上に第一の絶縁膜２０２を形成し、基板との接続に必要
な部分の第一の絶縁膜２０２を除去した後、全面にアル
ミニウム膜を蒸着しそのアルミニウム膜をパタ−ニング
する。そして、図１０に示すように、第一の絶縁膜２０
２の段差の低い部分上に二つの下層配線予定領域２０３
ａ、２０３ｂ及びこの下層配線間の分離予定領域２０７
ａ上に下層配線用の第一の導電膜２０３を形成し、段差
の低い部分上に、二つの下層配線予定領域２０４ａ、２
０４ｂ及びこの下層配線間の分離予定領域２０８ａ上に
下層配線用の第二の導電膜２０４を形成する。次に、上
層配線を形成するために、前記第一の絶縁膜２０２上及
び前記導電膜２０３、２０４上に層間絶縁膜２０５を形
成し、周知のレジストエッチバック法でこの層間絶縁膜
２０５を平坦化する。次に、図１１に示すように、この
層間絶縁膜２０５上にレジスト２０６を形成した後、こ
のレジスト２０６を周知のフォトリソグラフィ−技術に
より所定パタ−ンに形成する。このレジスト２０６の開
口部２０６ａ、２０６ｂは、前記第一の導電膜２０３及
び第二の導電膜２０４を含む大きさに形成する。次に、
図１２に示すように、周知のテ−パ−ドＲＩＥにより、
この所定パタ−ンのレジスト２０６をマスクにして前記
レジスト２０６の開口部２０６ａ、２０６ｂより露出し
た層間絶縁膜２０５を一様に段差の低い部分上に存在す
る第一の導電膜２０３に達するまで除去し、コンタクト
用の開口部２０７、２０８を形成する。次に、図１３に
示すように、レジスト２０６を周知のレジスト剥離法に
よって除去した後、図１４に示すように、前記開口部２
０７、２０８内の第一の導電膜２０３及び第二の導電膜
２０４上及び層間絶縁膜２０５上に、上層配線用のアル
ミニウム膜２０９を形成する。更に、図１５に示すよう
に、周知のフォトリソグラフィ−技術により、第一の導
電膜２０３の下層配線間の分離予定領域２０７ａ上の導
電膜及びアルミニウム膜２０９上方、及び第二の導電膜
２０４の下層配線間の分離予定領域２０８ａ上の導電膜
及びアルミニウム膜２０９上方に開口を有する所定パタ
−ンにレジスト２０６を形成する。そして、図１６に示
すように、ＲＩＥを用いて、所定パタ−ンのレジスト２
０６をマスクとして前記第一、第二の配線部２０３、２
０４における層間絶縁膜部分２０７ａ、２０８ａ上にお
いて、前記アルミニウム膜２０９を部分的に除去して互
いに分離独立させ且つ各下層配線と電気的に接続した上
層配線を形成する。しかる後、図１７に示すように、レ
ジスト２０６を周知のレジスト剥離方法により取り除
き、以後、必要に応じて、層間絶縁膜と配線を交互に形
成し多層配線構造を得ている。
図１０〜図１７を参照にして、説明する。多層配線及び
半導体多結晶層２１３等を有する半導体基板２０１表面
上に第一の絶縁膜２０２を形成し、基板との接続に必要
な部分の第一の絶縁膜２０２を除去した後、全面にアル
ミニウム膜を蒸着しそのアルミニウム膜をパタ−ニング
する。そして、図１０に示すように、第一の絶縁膜２０
２の段差の低い部分上に二つの下層配線予定領域２０３
ａ、２０３ｂ及びこの下層配線間の分離予定領域２０７
ａ上に下層配線用の第一の導電膜２０３を形成し、段差
の低い部分上に、二つの下層配線予定領域２０４ａ、２
０４ｂ及びこの下層配線間の分離予定領域２０８ａ上に
下層配線用の第二の導電膜２０４を形成する。次に、上
層配線を形成するために、前記第一の絶縁膜２０２上及
び前記導電膜２０３、２０４上に層間絶縁膜２０５を形
成し、周知のレジストエッチバック法でこの層間絶縁膜
２０５を平坦化する。次に、図１１に示すように、この
層間絶縁膜２０５上にレジスト２０６を形成した後、こ
のレジスト２０６を周知のフォトリソグラフィ−技術に
より所定パタ−ンに形成する。このレジスト２０６の開
口部２０６ａ、２０６ｂは、前記第一の導電膜２０３及
び第二の導電膜２０４を含む大きさに形成する。次に、
図１２に示すように、周知のテ−パ−ドＲＩＥにより、
この所定パタ−ンのレジスト２０６をマスクにして前記
レジスト２０６の開口部２０６ａ、２０６ｂより露出し
た層間絶縁膜２０５を一様に段差の低い部分上に存在す
る第一の導電膜２０３に達するまで除去し、コンタクト
用の開口部２０７、２０８を形成する。次に、図１３に
示すように、レジスト２０６を周知のレジスト剥離法に
よって除去した後、図１４に示すように、前記開口部２
０７、２０８内の第一の導電膜２０３及び第二の導電膜
２０４上及び層間絶縁膜２０５上に、上層配線用のアル
ミニウム膜２０９を形成する。更に、図１５に示すよう
に、周知のフォトリソグラフィ−技術により、第一の導
電膜２０３の下層配線間の分離予定領域２０７ａ上の導
電膜及びアルミニウム膜２０９上方、及び第二の導電膜
２０４の下層配線間の分離予定領域２０８ａ上の導電膜
及びアルミニウム膜２０９上方に開口を有する所定パタ
−ンにレジスト２０６を形成する。そして、図１６に示
すように、ＲＩＥを用いて、所定パタ−ンのレジスト２
０６をマスクとして前記第一、第二の配線部２０３、２
０４における層間絶縁膜部分２０７ａ、２０８ａ上にお
いて、前記アルミニウム膜２０９を部分的に除去して互
いに分離独立させ且つ各下層配線と電気的に接続した上
層配線を形成する。しかる後、図１７に示すように、レ
ジスト２０６を周知のレジスト剥離方法により取り除
き、以後、必要に応じて、層間絶縁膜と配線を交互に形
成し多層配線構造を得ている。
【００１８】また、第二の実施例においては、改善され
た多層配線の形成方法におけるような段差部ができず、
この段差部によるアルミニウム膜残存部も発生しない。
また、開口部と隣接する下層配線を共通に設けているた
め、開口部形成時にマスクずれがあったとしても過大な
オ−バ−エッチングはされず、溝や巣の発生はない。ま
た、開口面積が大きいためアルミニウム膜の被覆性が向
上し開口部側壁のアルミニウム膜厚が厚くなる。このた
め、配線の断面積が大きくなり電流密度が増大せず、エ
レクトロマイグレ−ション耐性が向上する。
た多層配線の形成方法におけるような段差部ができず、
この段差部によるアルミニウム膜残存部も発生しない。
また、開口部と隣接する下層配線を共通に設けているた
め、開口部形成時にマスクずれがあったとしても過大な
オ−バ−エッチングはされず、溝や巣の発生はない。ま
た、開口面積が大きいためアルミニウム膜の被覆性が向
上し開口部側壁のアルミニウム膜厚が厚くなる。このた
め、配線の断面積が大きくなり電流密度が増大せず、エ
レクトロマイグレ−ション耐性が向上する。
【００１９】
【発明の効果】以上説明したように、この多層配線の形
成方法によれば、下層に半導体多結晶層等の半導体層及
び多層による段差部のある場合においても、従来のよう
な細いレジストパタ−ン部を必要とせず、理想的な開口
部形状が得られ、更に上層配線の分離独立が確実になさ
れる。これらのことから、高歩留まり及び信頼性の高い
多層配線を得ることができる。
成方法によれば、下層に半導体多結晶層等の半導体層及
び多層による段差部のある場合においても、従来のよう
な細いレジストパタ−ン部を必要とせず、理想的な開口
部形状が得られ、更に上層配線の分離独立が確実になさ
れる。これらのことから、高歩留まり及び信頼性の高い
多層配線を得ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図２】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図３】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図４】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図５】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図６】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図７】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図８】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図９】本発明の第一の実施例における多層配線の形成
工程を示す図である。
工程を示す図である。
【図１０】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１１】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１２】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１３】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１４】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１５】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１６】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１７】本発明の第二の実施例における多層配線の形
成工程を示す図である。
成工程を示す図である。
【図１８】従来の多層配線の形成工程を示す図である。
【図１９】従来の多層配線の形成工程を示す図である。
【図２０】従来の多層配線の形成工程を示す図である。
【図２１】従来の多層配線の形成工程を示す図である。
【図２２】従来の多層配線の形成工程を示す図である。
【図２３】従来の多層配線の形成工程を示す図である。
【図２４】従来の多層配線の形成工程を示す図である。
【図２５】従来の多層配線の形成工程を示す図である。
【図２６】改善された多層配線の形成工程を示す図であ
る。
る。
【図２７】改善された多層配線の形成工程を示す図であ
る。
る。
【図２８】改善された多層配線の形成工程を示す図であ
る。
る。
【図２９】改善された多層配線の形成工程を示す図であ
る。
る。
【図３０】改善された多層配線の形成工程を示す図であ
る。
る。
【図３１】改善された多層配線の形成工程を示す図であ
る。
る。
【図３２】改善された多層配線の形成工程を示す図であ
る。
る。
１０１、２０１、３０１、４０１ 半導体基板 １０２、２０２、３０２、４０２ 第一の絶縁
膜 １０３、３０３、４０３ 第一の配線
部 １０３ａ、３０３ａ、４０３ａ 第一の配線
部の下層配線 １０３ｂ、３０３ｂ、４０３ｂ 第一の配線
部の下層配線 ２０３ 第一の導電
膜 ２０３ａ、２０３ｂ 第一の導電
膜の下層配線予定領域 ２０７ａ 第一の導電
膜の分離予定領域 １０４、３０４、４０４ 第二の配線
部 １０４ａ、３０４ａ、４０４ａ 第二の配線
部の下層配線 １０４ｂ、３０４ｂ、４０４ｂ 第二の配線
部の下層配線 ２０４ 第二の導電
膜 ２０４ａ、２０４ｂ 第二の導電
膜の下層配線予定領域 ２０８ａ 第一の導電
膜の分離予定領域 １０５、２０５、３０５、４０５ 層間絶縁膜 １０６、２０６、３０６、４０６ レジスト １０６ａ、２０６ａ、４０６ａ レジストの
開口部 １０６ｂ、２０６ｂ、４０６ｂ レジストの
開口部 １０７、２０７、４０７、 開口部 １０８、２０８、４０８、 開口部 ３０７ａ、３０７ｂ、３０８ａ、３０８ｂ 開口部 １０７ａ、４０７ａ 第一の配線
部の層間絶縁膜部分 １０８ａ、４０８ａ 第二の配線
部の層間絶縁膜部分 １０９、２０９、３０９、４０９ アルミニウ
ム膜（上層配線） ３１０ 溝 ３１１ 巣 １１４、４１０ 段差部 ４１１ アルミニウ
ム膜残存部 １１２ 第三の絶縁
膜 １１３、２１３、３１３、４１３ 半導体多結
晶層 １１５ サイドウォ
−ル
膜 １０３、３０３、４０３ 第一の配線
部 １０３ａ、３０３ａ、４０３ａ 第一の配線
部の下層配線 １０３ｂ、３０３ｂ、４０３ｂ 第一の配線
部の下層配線 ２０３ 第一の導電
膜 ２０３ａ、２０３ｂ 第一の導電
膜の下層配線予定領域 ２０７ａ 第一の導電
膜の分離予定領域 １０４、３０４、４０４ 第二の配線
部 １０４ａ、３０４ａ、４０４ａ 第二の配線
部の下層配線 １０４ｂ、３０４ｂ、４０４ｂ 第二の配線
部の下層配線 ２０４ 第二の導電
膜 ２０４ａ、２０４ｂ 第二の導電
膜の下層配線予定領域 ２０８ａ 第一の導電
膜の分離予定領域 １０５、２０５、３０５、４０５ 層間絶縁膜 １０６、２０６、３０６、４０６ レジスト １０６ａ、２０６ａ、４０６ａ レジストの
開口部 １０６ｂ、２０６ｂ、４０６ｂ レジストの
開口部 １０７、２０７、４０７、 開口部 １０８、２０８、４０８、 開口部 ３０７ａ、３０７ｂ、３０８ａ、３０８ｂ 開口部 １０７ａ、４０７ａ 第一の配線
部の層間絶縁膜部分 １０８ａ、４０８ａ 第二の配線
部の層間絶縁膜部分 １０９、２０９、３０９、４０９ アルミニウ
ム膜（上層配線） ３１０ 溝 ３１１ 巣 １１４、４１０ 段差部 ４１１ アルミニウ
ム膜残存部 １１２ 第三の絶縁
膜 １１３、２１３、３１３、４１３ 半導体多結
晶層 １１５ サイドウォ
−ル
Claims (4)
- 【請求項１】 半導体基板上に、上面が段差を有する第
一の絶縁膜を形成する工程と、 前記第一の絶縁膜の段差の低い部分上に電気的に絶縁し
且つ互いに隣接した二つ以上の下層配線を有する第一の
配線部を形成し、段差の高い部分上に電気的に絶縁し且
つ互いに隣接した二つ以上の下層配線を有する第二の配
線部を形成する工程と、 この第一、第二の配線部を含む前記半導体基板上に層間
絶縁膜を形成する工程と、 前記第一の配線部及び第二の配線部を露出するまで前記
層間絶縁膜を部分的に除去し第一の開口部及び第二の開
口部をそれぞれ形成する工程と、 前記露出された第一及び第二の配線部の表面上に第二の
絶縁膜を形成する工程と、 前記第二の配線部の下層配線間に且つこの下層配線と同
一面をなすように第二の絶縁膜を残して他の部分の前記
第二の絶縁膜を除去し、前記第一の配線部及び第二の配
線部を露出させる第一及び第二の開口部を再び形成する
工程と、 前記第一及び第二の配線部を含む前記層間絶縁膜の表面
上に上層配線を形成する工程と、 前記下層配線間上に位置する、前記上層配線部分を選択
的に除去して前記上層配線を互いに分離独立させる工程
とを具備することを特徴とする多層配線の形成方法。 - 【請求項２】半導体基板上に、上面が段差を有する第一
の絶縁膜を形成する工程と、 前記第一の絶縁膜の段差の低い部分で、二つ以上の下層
配線予定領域及びこの下層配線間の分離予定領域上に下
層配線用の第一の導電膜を形成し、段差の高い部分で、
二つ以上の下層配線予定領域及びこの下層配線間の分離
予定領域上に下層配線用の第二の導電膜を形成する工程
と、 この第一、第二の導電膜を含む前記半導体基板上に層間
絶縁膜を形成する工程と、 前記第一の導電膜及び第二の導電膜を露出するまで前記
層間絶縁膜を部分的に除去し第一の開口部及び第二の開
口部をそれぞれ形成する工程と、 前記第一及び第二の導電膜を含む前記層間絶縁膜の表面
上に上層配線を形成する工程と、 前記下層配線間の分離予定領域上に位置する第一及び第
二の導電膜部分及び前記上層配線部分を選択的に除去し
て前記上下層配線からなる多層配線に複数に分離独立さ
せる工程とを具備することを特徴とする多層配線の形成
方法。 - 【請求項３】前記下層配線の間隔が約２ミクロン以下で
あることを特徴とする請求項１記載の多層配線の形成方
法。 - 【請求項４】前記下層配線の分離予定領域の間隔が約２
ミクロン以下であることを特徴とする請求項２記載の多
層配線の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6681992A JP2515461B2 (ja) | 1992-03-25 | 1992-03-25 | 多層配線の形成方法 |
| US08/031,324 US5258328A (en) | 1992-03-16 | 1993-03-15 | Method of forming multilayered wiring structure of semiconductor device |
| KR93003960A KR970000970B1 (en) | 1992-03-16 | 1993-03-16 | Method of forming multilayered wiring structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6681992A JP2515461B2 (ja) | 1992-03-25 | 1992-03-25 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629398A JPH0629398A (ja) | 1994-02-04 |
| JP2515461B2 true JP2515461B2 (ja) | 1996-07-10 |
Family
ID=13326846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6681992A Expired - Fee Related JP2515461B2 (ja) | 1992-03-16 | 1992-03-25 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515461B2 (ja) |
-
1992
- 1992-03-25 JP JP6681992A patent/JP2515461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629398A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377375B2 (ja) | 自己整合メタラジ | |
| US4670091A (en) | Process for forming vias on integrated circuits | |
| US4541893A (en) | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit | |
| US4605470A (en) | Method for interconnecting conducting layers of an integrated circuit device | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| CA1226680A (en) | Process for forming vias on integrated circuits | |
| JPH0645274A (ja) | 集積回路においてコンタクトビアを製造する方法 | |
| JP2000091423A (ja) | 多層配線半導体装置及びその製造方法 | |
| US5258328A (en) | Method of forming multilayered wiring structure of semiconductor device | |
| KR100220297B1 (ko) | 다층금속 배선구조의 콘택제조방법 | |
| JP2515461B2 (ja) | 多層配線の形成方法 | |
| KR100441680B1 (ko) | 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법 | |
| JP2515459B2 (ja) | 多層配線の形成方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| JPH05206288A (ja) | 多層配線の形成方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| JPH03155627A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |