JPH05206288A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH05206288A JPH05206288A JP1347792A JP1347792A JPH05206288A JP H05206288 A JPH05206288 A JP H05206288A JP 1347792 A JP1347792 A JP 1347792A JP 1347792 A JP1347792 A JP 1347792A JP H05206288 A JPH05206288 A JP H05206288A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- wiring
- insulating film
- lower layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高歩留まり、高信頼性の多層配線の形成方法
を提供することを目的とする。 【構成】 半導体基板１上に、電気的に絶縁し且つ互い
に隣接した二つ以上の下層配線３ａ、３ｂを形成し、こ
の下層配線を含む前記半導体基板上に層間絶縁膜４を形
成する。更に前記層間絶縁膜を部分的に除去し隣接した
前記下層配線及びこの配線間の前記層間絶縁膜を共通に
露出させる開口部を形成し、前記開口部内の前記下層配
線及び前記層間絶縁膜の表面上に上層配線７ａ、７ｂを
形成し、前記下層配線間４ａ上に位置する、前記上層配
線部分を選択的に除去して前記上層配線を互いに分離独
立させる。
を提供することを目的とする。 【構成】 半導体基板１上に、電気的に絶縁し且つ互い
に隣接した二つ以上の下層配線３ａ、３ｂを形成し、こ
の下層配線を含む前記半導体基板上に層間絶縁膜４を形
成する。更に前記層間絶縁膜を部分的に除去し隣接した
前記下層配線及びこの配線間の前記層間絶縁膜を共通に
露出させる開口部を形成し、前記開口部内の前記下層配
線及び前記層間絶縁膜の表面上に上層配線７ａ、７ｂを
形成し、前記下層配線間４ａ上に位置する、前記上層配
線部分を選択的に除去して前記上層配線を互いに分離独
立させる。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線の形成方法
に関する。
に関する。
【０００２】
【従来の技術】大規模半導体集積回路（ＬＳＩ）におい
て多層配線は、半導体基板内に配置された各素子間の結
合に自由度を与え、高密度、高速化のデバイスを形成さ
せるために多用されている。
て多層配線は、半導体基板内に配置された各素子間の結
合に自由度を与え、高密度、高速化のデバイスを形成さ
せるために多用されている。
【０００３】従来、多層配線は、［図９］に示すよう
に、まず半導体基板表面１上に絶縁膜２を形成し、基板
との接続に必要な部分の絶縁膜を除去した後、全面にア
ルミニウム膜を蒸着し、そのアルミニウム膜をパターニ
ングして互いに隣接した二つ以上の下層配線３ａ、３ｂ
を形成する。次に、上層配線を形成するために、前記絶
縁膜２上及び前記下層配線３ａ、３ｂ上に層間絶縁膜４
を形成し、周知のレジストエッチバック法でこの層間絶
縁膜４を平坦化する。更に、［図１０］に示すように、
この層間絶縁膜４上にレジスト５を形成した後、このレ
ジスト５を周知のフォトリソグラフィー技術により所定
パターンに形成する。そして、［図１１］に示すよう
に、周知のリアクティブイオンエッチング技術（以下、
ＲＩＥという）によりこの所定パターンのレジスト５を
マスクとして前記下層配線３ａ、３ｂ上の前記層間絶縁
膜４の一部に各々コンタクト用の開口部６ａ、６ｂを形
成し、［図１２］に示すように、レジスト５を除去した
後、［図１３］に示すように、前記開口部内の下層配線
３ａ、３ｂを含む前記層間絶縁膜４上に上層配線用のア
ルミニウム膜７を形成する。次に、［図１４］に示すよ
うに、このアルミニウム膜７上にレジスト５を形成し、
周知のフォトリソグラフィー技術により所定パターンに
形成する。そして、［図１５］に示すように、ＲＩＥを
用いて、所定パターンのレジスト５をマスクとして前記
下層配線３ａ、３ｂ間に存在する層間絶縁膜４上におい
て前記アルミニウム膜７を部分的に除去して互いに分離
独立させ且つ各下層配線３ａ、３ｂと電気的に接続した
上層配線７ａ、７ｂを形成する。しかる後、［図１６］
に示すように、レジスト５を周知のレジスト剥離方法に
より取り除き、以後、必要に応じて、層間絶縁膜と配線
を交互に形成し多層配線構造を得ている。
に、まず半導体基板表面１上に絶縁膜２を形成し、基板
との接続に必要な部分の絶縁膜を除去した後、全面にア
ルミニウム膜を蒸着し、そのアルミニウム膜をパターニ
ングして互いに隣接した二つ以上の下層配線３ａ、３ｂ
を形成する。次に、上層配線を形成するために、前記絶
縁膜２上及び前記下層配線３ａ、３ｂ上に層間絶縁膜４
を形成し、周知のレジストエッチバック法でこの層間絶
縁膜４を平坦化する。更に、［図１０］に示すように、
この層間絶縁膜４上にレジスト５を形成した後、このレ
ジスト５を周知のフォトリソグラフィー技術により所定
パターンに形成する。そして、［図１１］に示すよう
に、周知のリアクティブイオンエッチング技術（以下、
ＲＩＥという）によりこの所定パターンのレジスト５を
マスクとして前記下層配線３ａ、３ｂ上の前記層間絶縁
膜４の一部に各々コンタクト用の開口部６ａ、６ｂを形
成し、［図１２］に示すように、レジスト５を除去した
後、［図１３］に示すように、前記開口部内の下層配線
３ａ、３ｂを含む前記層間絶縁膜４上に上層配線用のア
ルミニウム膜７を形成する。次に、［図１４］に示すよ
うに、このアルミニウム膜７上にレジスト５を形成し、
周知のフォトリソグラフィー技術により所定パターンに
形成する。そして、［図１５］に示すように、ＲＩＥを
用いて、所定パターンのレジスト５をマスクとして前記
下層配線３ａ、３ｂ間に存在する層間絶縁膜４上におい
て前記アルミニウム膜７を部分的に除去して互いに分離
独立させ且つ各下層配線３ａ、３ｂと電気的に接続した
上層配線７ａ、７ｂを形成する。しかる後、［図１６］
に示すように、レジスト５を周知のレジスト剥離方法に
より取り除き、以後、必要に応じて、層間絶縁膜と配線
を交互に形成し多層配線構造を得ている。
【０００４】しかしながら、これらの方法では、下層配
線間の狭小化に伴い、［図１１］に示すように、下層配
線３ａ、３ｂ間の層間絶縁膜４に形成されるレジスト５
は極めて細いパターンとなってしまう。例えば、二つの
下層配線間幅１．２マイクロメートルで、１マイクロメ
ートル厚の層間絶縁膜に対して７５度のテーパを有する
開口部を形成する場合、合せマージン０．１マイクロメ
ートルを考慮すると、下層配線３ａ、３ｂ間の層間絶縁
膜４上に形成されるレジスト５の寸法は、０．５７マイ
クロメートル以下の細いパターンとなり、開口部の形成
の際、レジストが浮いたり、剥がれたりしてしまい、安
定した形状の開口部６ａ、６ｂが得られない。このた
め、上層配線７ａ、７ｂのパターニングが安定して行え
なくなり、上層配線間のショートや、断線等が起こる。
また、レジストのパターニングの際に、マスク合わせが
ずれると、開口部形成の際、オーバーエッチングより
［図１１］に示すように、下層配線の側壁に溝８ができ
てしまい、上層配線としてのアルミニウム膜を堆積する
と溝幅が狭いため被覆しきれず［図１６］に示すよう
に、巣９ができ配線の歩留まりや信頼性を低下させると
いう問題があった。
線間の狭小化に伴い、［図１１］に示すように、下層配
線３ａ、３ｂ間の層間絶縁膜４に形成されるレジスト５
は極めて細いパターンとなってしまう。例えば、二つの
下層配線間幅１．２マイクロメートルで、１マイクロメ
ートル厚の層間絶縁膜に対して７５度のテーパを有する
開口部を形成する場合、合せマージン０．１マイクロメ
ートルを考慮すると、下層配線３ａ、３ｂ間の層間絶縁
膜４上に形成されるレジスト５の寸法は、０．５７マイ
クロメートル以下の細いパターンとなり、開口部の形成
の際、レジストが浮いたり、剥がれたりしてしまい、安
定した形状の開口部６ａ、６ｂが得られない。このた
め、上層配線７ａ、７ｂのパターニングが安定して行え
なくなり、上層配線間のショートや、断線等が起こる。
また、レジストのパターニングの際に、マスク合わせが
ずれると、開口部形成の際、オーバーエッチングより
［図１１］に示すように、下層配線の側壁に溝８ができ
てしまい、上層配線としてのアルミニウム膜を堆積する
と溝幅が狭いため被覆しきれず［図１６］に示すよう
に、巣９ができ配線の歩留まりや信頼性を低下させると
いう問題があった。
【０００５】
【発明が解決しようとする課題】このように従来の多層
配線の形成方法においては、下層配線間の狭小化に伴
い、上層配線の断線、あるいは、上層配線間のショート
や、下層配線側壁の溝に起因する配線の巣等により配線
の歩留まりや信頼性を低下するという欠点があった。そ
こで、この発明は、上記欠点を除去し、高歩留まり、高
信頼性の多層配線の形成方法を提供することを目的とす
る。
配線の形成方法においては、下層配線間の狭小化に伴
い、上層配線の断線、あるいは、上層配線間のショート
や、下層配線側壁の溝に起因する配線の巣等により配線
の歩留まりや信頼性を低下するという欠点があった。そ
こで、この発明は、上記欠点を除去し、高歩留まり、高
信頼性の多層配線の形成方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、半導体基板上に、電気的に絶縁し且
つ互いに隣接した二つ以上の下層配線を形成する工程
と、この下層配線を含む前記半導体基板上に層間絶縁膜
を形成する工程と、前記層間絶縁膜を部分的に除去し隣
接した前記下層配線及びこの配線間の前記層間絶縁膜を
共通に露出させる開口部を形成する工程と、前記開口部
内の前記下層配線及び前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間上に位置する、前
記上層配線部分を選択的に除去して前記上層配線を互い
に分離独立させる工程とを具備している。
に、この発明では、半導体基板上に、電気的に絶縁し且
つ互いに隣接した二つ以上の下層配線を形成する工程
と、この下層配線を含む前記半導体基板上に層間絶縁膜
を形成する工程と、前記層間絶縁膜を部分的に除去し隣
接した前記下層配線及びこの配線間の前記層間絶縁膜を
共通に露出させる開口部を形成する工程と、前記開口部
内の前記下層配線及び前記層間絶縁膜の表面上に上層配
線を形成する工程と、前記下層配線間上に位置する、前
記上層配線部分を選択的に除去して前記上層配線を互い
に分離独立させる工程とを具備している。
【０００７】
【作用】上記のように構成された多層配線の形成方法で
は、隣接する下層配線を含むことのできる大きさの開口
部を形成し、しかもその隣接する下層配線及びその配線
間の層間絶縁膜部分のなす表面をほぼ平坦に形成した
後、開口部を含む層間絶縁膜上に上層配線を堆積し、そ
して、下層配線間の層間絶縁膜部分上で上層配線を選択
的に除去することによって上層配線を互いに分離独立さ
せている。したがって、従来方法におけるような細いレ
ジストパターン部がなく、所定の開口部形状が得られる
ため、上層配線の分離独立が確実に行われ、配線の歩留
まりや信頼性が向上する。また、開口部と隣接する下層
配線に開口を共通に設けているので、開口部形成時にマ
スクずれがあっても下層配線の側壁がオーバーエッチン
グされず、上層配線時の巣の発生もない。更に、開口面
積が大きく開口部内のアスペクト比が小さくなるため上
層配線の被覆率も良くなり開口部抵抗が安定して歩留が
向上すると共に開口部でのエレクトロマイグレーション
耐性が高まり、信頼性が向上する。このことから、この
発明では、歩留まり及び信頼性の高い多層配線が得られ
る。
は、隣接する下層配線を含むことのできる大きさの開口
部を形成し、しかもその隣接する下層配線及びその配線
間の層間絶縁膜部分のなす表面をほぼ平坦に形成した
後、開口部を含む層間絶縁膜上に上層配線を堆積し、そ
して、下層配線間の層間絶縁膜部分上で上層配線を選択
的に除去することによって上層配線を互いに分離独立さ
せている。したがって、従来方法におけるような細いレ
ジストパターン部がなく、所定の開口部形状が得られる
ため、上層配線の分離独立が確実に行われ、配線の歩留
まりや信頼性が向上する。また、開口部と隣接する下層
配線に開口を共通に設けているので、開口部形成時にマ
スクずれがあっても下層配線の側壁がオーバーエッチン
グされず、上層配線時の巣の発生もない。更に、開口面
積が大きく開口部内のアスペクト比が小さくなるため上
層配線の被覆率も良くなり開口部抵抗が安定して歩留が
向上すると共に開口部でのエレクトロマイグレーション
耐性が高まり、信頼性が向上する。このことから、この
発明では、歩留まり及び信頼性の高い多層配線が得られ
る。
【０００８】
【実施例】まず、［図１］に示すように、半導体基板表
面１上に絶縁膜２を形成し、基板との接続に必要な部分
の絶縁膜を除去した後、全面にアルミニウム膜を蒸着
し、そのアルミニウム膜をパターニングして互いに隣接
した二つ以上の下層配線３ａ、３ｂを形成する。次に、
上層配線を形成するために、前記絶縁膜２上及び前記下
層配線３ａ、３ｂ上に層間絶縁膜４を形成し、周知のレ
ジストエッチバック法でこの層間絶縁膜４を平坦化す
る。次に、［図２］に示すように、この層間絶縁膜４上
にレジスト５を形成した後、このレジスト５を周知のフ
ォトリソグラフィー技術により所定パターンに形成す
る。このレジスト５の開口５ａは、前記隣接する下層配
線３ａ、３ｂの二つ以上、例えば、二つの下層配線３
ａ、３ｂ及びその配線間の層間絶縁膜部分４ａを含む大
きさに形成する。次に、周知のテーパードリアクティブ
イオンエッチング（以下、テーパードＲＩＥという。）
により、この所定パターンのレジスト５をマスクにして
前記レジストの開口５ａより露出した層間絶縁膜４を、
一様に下層配線３ａ、３ｂに達するまで除去し、コンタ
クト用の開口部６ｃを形成する。そのため、この開口部
６ｃ内に露出された下層配線３ａ、３ｂとその配線間の
層間絶縁膜部分４ａとのなす表面はほぼ平坦面をなして
いる。次に、［図４］に示すように、レジスト５を周知
のレジスト剥離方法により除去した後、［図５］に示す
ように、前記開口部６ｃ内の下層配線３ａ、３ｂを含む
前記層間絶縁膜４上に上層配線用のアルミニウム膜７を
形成する。更に、［図６］に示すように、フォトグラフ
ィー技術により、下層配線３ａ、３ｂ間の層間絶縁膜部
分４ａ上方に開口を有する所定パターンにレジスト５を
形成する。そして、［図７］に示すように、ＲＩＥを用
いて、所定パターンのレジスト５をマスクとして前記下
層配線３ａ、３ｂ間に存在する層間絶縁膜４ａ上の位置
において、前記アルミニウム膜７を部分的に除去して互
いに分離独立させ且つ各下層配線３ａ、３ｂと電気的に
接続した上層配線７ａ、７ｂを形成する。しかる後、
［図８］に示すように、レジスト５を周知のレジスト剥
離方法により取り除き、以後、必要に応じて、層間絶縁
膜と配線を交互に形成し多層配線構造を得ている。
面１上に絶縁膜２を形成し、基板との接続に必要な部分
の絶縁膜を除去した後、全面にアルミニウム膜を蒸着
し、そのアルミニウム膜をパターニングして互いに隣接
した二つ以上の下層配線３ａ、３ｂを形成する。次に、
上層配線を形成するために、前記絶縁膜２上及び前記下
層配線３ａ、３ｂ上に層間絶縁膜４を形成し、周知のレ
ジストエッチバック法でこの層間絶縁膜４を平坦化す
る。次に、［図２］に示すように、この層間絶縁膜４上
にレジスト５を形成した後、このレジスト５を周知のフ
ォトリソグラフィー技術により所定パターンに形成す
る。このレジスト５の開口５ａは、前記隣接する下層配
線３ａ、３ｂの二つ以上、例えば、二つの下層配線３
ａ、３ｂ及びその配線間の層間絶縁膜部分４ａを含む大
きさに形成する。次に、周知のテーパードリアクティブ
イオンエッチング（以下、テーパードＲＩＥという。）
により、この所定パターンのレジスト５をマスクにして
前記レジストの開口５ａより露出した層間絶縁膜４を、
一様に下層配線３ａ、３ｂに達するまで除去し、コンタ
クト用の開口部６ｃを形成する。そのため、この開口部
６ｃ内に露出された下層配線３ａ、３ｂとその配線間の
層間絶縁膜部分４ａとのなす表面はほぼ平坦面をなして
いる。次に、［図４］に示すように、レジスト５を周知
のレジスト剥離方法により除去した後、［図５］に示す
ように、前記開口部６ｃ内の下層配線３ａ、３ｂを含む
前記層間絶縁膜４上に上層配線用のアルミニウム膜７を
形成する。更に、［図６］に示すように、フォトグラフ
ィー技術により、下層配線３ａ、３ｂ間の層間絶縁膜部
分４ａ上方に開口を有する所定パターンにレジスト５を
形成する。そして、［図７］に示すように、ＲＩＥを用
いて、所定パターンのレジスト５をマスクとして前記下
層配線３ａ、３ｂ間に存在する層間絶縁膜４ａ上の位置
において、前記アルミニウム膜７を部分的に除去して互
いに分離独立させ且つ各下層配線３ａ、３ｂと電気的に
接続した上層配線７ａ、７ｂを形成する。しかる後、
［図８］に示すように、レジスト５を周知のレジスト剥
離方法により取り除き、以後、必要に応じて、層間絶縁
膜と配線を交互に形成し多層配線構造を得ている。
【０００９】
【発明の効果】以上説明したように、この多層配線の形
成方法によれば、従来方法におけるような細いレジスト
パターン部を必要とせず、理想的な開口部形状が得ら
れ、更に上層配線の分離独立が確実になされる。開口部
と隣接する下層配線を共通に設けているため、開口部形
成時にマスクずれがあったとしても過大なオーバーエッ
チングはされず、溝や巣の発生はない。また、開口面積
が大きいためアルミニウム膜の被覆性が向上し開口部側
壁のアルミニウム膜厚が厚くなる。このため、配線の断
面積が大きくなり電流密度が増大せず、エレクトロマイ
グレーション耐性が向上する。このことから、高歩留ま
り及び信頼性の高い多層配線を得ることができる。
成方法によれば、従来方法におけるような細いレジスト
パターン部を必要とせず、理想的な開口部形状が得ら
れ、更に上層配線の分離独立が確実になされる。開口部
と隣接する下層配線を共通に設けているため、開口部形
成時にマスクずれがあったとしても過大なオーバーエッ
チングはされず、溝や巣の発生はない。また、開口面積
が大きいためアルミニウム膜の被覆性が向上し開口部側
壁のアルミニウム膜厚が厚くなる。このため、配線の断
面積が大きくなり電流密度が増大せず、エレクトロマイ
グレーション耐性が向上する。このことから、高歩留ま
り及び信頼性の高い多層配線を得ることができる。
【図１】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図２】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図３】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図４】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図５】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図６】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図７】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図８】本発明の実施例における多層配線の形成工程の
断面図である。
断面図である。
【図９】従来の多層配線の形成工程の断面図である。
【図１０】従来の多層配線の形成工程の断面図である。
【図１１】従来の多層配線の形成工程の断面図である。
【図１２】従来の多層配線の形成工程の断面図である。
【図１３】従来の多層配線の形成工程の断面図である。
【図１４】従来の多層配線の形成工程の断面図である。
【図１５】従来の多層配線の形成工程の断面図である。
【図１６】従来の多層配線の形成工程の断面図である。
１ 半導体基板 ２ 絶縁膜 ３ａ、３ｂ 下層配線 ４ 層間絶縁膜 ４ａ 下層配線間の層間絶縁膜部分 ５ レジスト ５ａ レジストの開口 ６ａ、６ｂ、６ｃ コンタクト用の開口 ７ アルミニウム膜 ７ａ、７ｂ 上層配線 ８ 溝 ９ 巣
Claims (1)
- 【請求項１】 半導体基板上に、電気的に絶縁し且つ互
いに隣接した二つ以上の下層配線を形成する工程と、 この下層配線を含む前記半導体基板上に層間絶縁膜を形
成する工程と、 前記層間絶縁膜を部分的に除去し隣接した前記下層配線
及びこの配線間の前記層間絶縁膜を共通に露出させる開
口部を形成する工程と、 前記開口部内の前記下層配線及び前記層間絶縁膜の表面
上に上層配線を形成する工程と、 前記下層配線間上に位置する、前記上層配線部分を選択
的に除去して前記上層配線を互いに分離独立させる工程
とを具備することを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1347792A JPH05206288A (ja) | 1992-01-29 | 1992-01-29 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1347792A JPH05206288A (ja) | 1992-01-29 | 1992-01-29 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206288A true JPH05206288A (ja) | 1993-08-13 |
Family
ID=11834207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1347792A Pending JPH05206288A (ja) | 1992-01-29 | 1992-01-29 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206288A (ja) |
-
1992
- 1992-01-29 JP JP1347792A patent/JPH05206288A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350289B1 (ko) | 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법 | |
| US4670091A (en) | Process for forming vias on integrated circuits | |
| JP3377375B2 (ja) | 自己整合メタラジ | |
| US4541893A (en) | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| US5109267A (en) | Method for producing an integrated circuit structure with a dense multilayer metallization pattern | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| CA1226680A (en) | Process for forming vias on integrated circuits | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US6077770A (en) | Damascene manufacturing process capable of forming borderless via | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| JP2000031280A (ja) | 集積回路のためのメタライゼ―ション装置 | |
| US6573187B1 (en) | Method of forming dual damascene structure | |
| US5792704A (en) | Method for fabricating wiring in semiconductor device | |
| JPH05206288A (ja) | 多層配線の形成方法 | |
| JP2515459B2 (ja) | 多層配線の形成方法 | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| JP2515461B2 (ja) | 多層配線の形成方法 | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| KR100252884B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH05109908A (ja) | 多層配線の製造方法 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 |