JPH05109908A - 多層配線の製造方法 - Google Patents

多層配線の製造方法

Info

Publication number
JPH05109908A
JPH05109908A JP27101891A JP27101891A JPH05109908A JP H05109908 A JPH05109908 A JP H05109908A JP 27101891 A JP27101891 A JP 27101891A JP 27101891 A JP27101891 A JP 27101891A JP H05109908 A JPH05109908 A JP H05109908A
Authority
JP
Japan
Prior art keywords
wiring layer
resist
hole
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27101891A
Other languages
English (en)
Inventor
Koji Eguchi
剛治 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27101891A priority Critical patent/JPH05109908A/ja
Publication of JPH05109908A publication Critical patent/JPH05109908A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 スルーホールを大きくすることなく、しかも
抵抗値を上げることなく、断線もなく、かつ表面荒れを
防止する。 【構成】 絶縁膜1上の第1の配線層2上にスルーホー
ルの厚み分に相当する第2の配線層3を形成し、スルー
ホールに相当する個所のみに第1のレジスト5を残す。
次に、この第1のレジスト5をマスクとして第2の配線
層3をエッチングしてメタル部3aを形成する。さら
に、第1のレジスト5とメタル部3aに第2のレジスト
6を残し、第1の配線層2をエッチングしたのち、第1
および第2のレジスト5、6を除去する。引き続き、第
1の配線層2およびメタル部3aに層間絶縁膜7を形成
し、この層間絶縁膜7をエッチバックし前記第2の配線
層の上部表面を露呈させる。そして、最後にメタル部3
a上部表面上に第3の配線層4を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路におけ
る多層配線の製造方法に関し、特にスルーホールの形成
方法に関する。
【0002】
【従来の技術】図4は、従来の多層配線の製造方法を製
造工程に示す図である。まず、同図(a)の工程におい
て、基板上に形成された絶縁膜1上に第1の配線層2を
形成し、この第1の配線層2にパターンを形成する。次
に、同図(b)の工程において、絶縁膜1および第1の
配線層2上に層間絶縁膜7を形成し、スルーホール9を
開口する。最後に、同図(c)の工程において、第3の
配線層4を形成し、パターンを形成すると同時に、第1
の配線層2と第3の配線層4とをホール導電部4aで電
気的に接続している。また、従来の第2の方法として、
図5に示すように上述した第1の方法でホール導電部1
0の肉厚を厚くする目的で、第3の配線層4を形成する
工程において、予め基板1に約100℃〜350℃で加
熱しておく方法もある。
【0003】図6は、従来の第3の方法を示し上述した
第1の方法の製造工程で層間絶縁膜7にスルーホール9
を開口したあとに、この開口部9に選択的に第2の配線
層を埋設してメタル部3aを形成し、しかるのち第3の
配線層4を形成して第1の配線層2と第3の配線層4と
を電気的に接続する方法である。また、従来の第4の方
法として、図7に示すように上述した第1の方法の製造
工程において、層間絶縁膜7にスルーホール9を開口す
るのに、ウェットエッチングを用いて溶液の回り込みを
利用してスルーホール9に開口側に向かって広がるテー
パ部9aを形成する方法である。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の第1の方法においては、ホール導電部4aを形
成するのに、第3の配線層4を形成する際のスルーホー
ル9への自然流入に頼っているので、ホール導電部4a
の厚みを充分に形成することができず、このためホール
電電部4aが断線しやすいといった欠点がある。また、
第2の方法では、ホール導電部4aの厚みは増すもの
の、ヒロック11等の突起物が多数発生して表面荒れを
起こすといった不都合がある。また、第3の方法では、
スルーホール9は完全に埋まるものの、メタル部3aが
別部材で構成されるため、第1および第3の配線層2お
よび4との接続部において接触不良(ミキシング不良)
個所12が発生し、このためスルーホール抵抗が上がる
といった問題がある。また、第4の方法では、スルーホ
ール9にテーパ部9aを形成し、これにより導電ホール
部10の厚みは充分となりスルーホール抵抗が上がると
いった問題は発生しないが、スルーホール形成領域が大
きくなり、このため実装密度を高めようとすると大型化
する欠点がある。本発明は、上記した従来の不都合、欠
点あるいは問題点に鑑みてなされたものであり、その目
的とするところは、スルーホールを大きくすることな
く、しかも抵抗値を上げることなく、断線もなく、かつ
表面荒れが発生しない多層配線の製造方法を提供するこ
とにある。
【0005】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る多層配線の製造方法は、絶縁膜上に第
1の配線層を形成する第1の工程と、この第1の配線層
上にスルーホールの厚み分に相当する第2の配線層を形
成する第2の工程と、この第2の配線層に写真製版によ
ってスルーホールに相当する個所のみに第1のレジスト
を残す第3の工程と、この第1のレジストをマスクとし
て前記第2の配線層をエッチングする第4の工程と、写
真製版によって前記第1のレジストと前記第1の配線層
に第2のレジストを残す第5の工程と、この第2のレジ
ストによって前記第1の配線層をエッチングする第6の
工程と、前記第1および第2のレジストを除去する第7
の工程と、前記第1および第2の配線層に層間絶縁膜を
形成する第8の工程と、この層間絶縁膜をエッチバック
し前記第2の配線層の上部表面を露呈させる第9の工程
と、この第2の配線層の上部表面上に第3の配線層を形
成する第10の工程とからなるものである。
【0006】
【作用】本発明においては、スルーホールに充填される
メタル部は、第2の配線層からエッチングしてスルーホ
ールと同一形状に形成されるので、メタル部は充分な厚
みを有すると共に、スルーホールは大きくならない。
【0007】
【実施例】以下、本発明の一実施例を図に基づいて説明
する。図1は本発明に係る多層配線の製造方法を製造工
程順に示した側断面図である。まず、同図(a)の工程
において、基板上の絶縁膜1に第1の配線層2を形成す
る。なお、この工程においては、第1の配線層2にはパ
ターンの形成は行わずに、第1の配線層2上にスルーホ
ールの深さに相当する厚みの第2の配線層3を形成し、
スルーホールに相当する第1のレジスト5を写真製版に
よって残す。次に、同図(b)の工程において、第2の
配線層3にレジスト5をマスクとしてエッチングを施
し、第1の配線層2の表面が露出するまで行い、メタル
部3aを形成する。なお、このときのエッチングとして
は、異方性エッチングが望ましい。また、エッチングの
エンドポイントは、第1の配線層2に含まれる特有の物
質を検知し、エッチングを停止させる方法が最も一般的
である。
【0008】引き続き、同図(c)の工程において、前
述した第1のレジスト5を残したままで、新たな第2の
レジスト6を第1のレジスト5と第1の配線層2の上に
写真製版によって残す。ここで、重要なことは、第1の
レジスト5をこの時点では、残し、次工程で第2のレジ
スト6と一緒に除去する点にある。このようにすること
によって、後述するように、第1のレジスト5と第2の
レジスト6との位置関係がずれた場合でもメタル部3a
が所定の形状を確保することが可能となる点にある。そ
して、同図(d)の工程において、エッチングを施し、
第1の配線層2にパターンを形成した後にレジスト5、
6を除去する。
【0009】次に、同図(e)の工程において、絶縁膜
1上に第1の配線層2およびメタル部3aが埋設される
ように層間絶縁膜7を形成する。さらに、同図(f)の
工程において、層間絶縁膜7に第2の配線層3の表面が
露出するまでエッチングを施す。このとき、層間絶縁膜
7上でのエッチングにばらつきがあるので、多少オーバ
ーエッチングしても差し支えない最後に、同図(g)の
工程において、層間絶縁膜7とメタル部3a上に第3の
配線層4を形成して、完成させる。
【0010】ここで、本実施例におけるレジストを形成
するため写真製版上必要とするマスクの枚数を従来と比
較すると、本発明の実施例においては、第2の配線層3
からメタル部3aを形成する際、および第1、第3の配
線層2、4にパターンを形成する際の合計3枚のマスク
を必要とする。一方、従来においては、層間絶縁膜7に
スルーホール9を形成する際、および第1、第3の配線
層2、4にパターンを形成する際の合計3枚のマスクを
必要とし、本発明の実施例と同一枚数であるが、従来に
おいて、スルーホールをダブルコートで2度マスクを行
う必要のある場合には、従来の方がマスク出しの回数が
増えることとなる。
【0011】図2は、本発明第2の実施例であり、上述
した図1(f)のエッチング工程において、オーバーエ
ッチングして、メタル部3aの上端面のみならず上部の
側面部も露出した場合を示したものである。この場合、
メタル部3aと第3の配線層4との接触面積は拡がり、
接触抵抗を向上させることができる。
【0012】図3は、上述した図1(a)の第1のレジ
スト5の形成工程において、所定位置よりもずれた場合
の実施例を示したものである。写真製版上の重ね合わせ
のずれがなければ、図3(a)に示すように、メタル部
3aが第1の配線層2上に形成されて、重ね合わせ上の
問題は生じない。ところが、同図(b)に示すように、
第1の配線層2に対してメタル部3aがずれた場合に
は、第1の配線層2から突出した部分13が生じる。し
かしながら、本発明においては、上述したようにメタル
部3aを形成するための第1のレジスト5をメタル部3
aを形成した後もそのまま残してあるので、第1の配線
層2は第1のレジスト5によってメタル部3aと同様に
突出部14が形成されてメタル部3aと第1の配線層2
との電気的接触面積は減ることがなく、電気的抵抗が増
えることがない。
【0013】一方、従来においては、層間絶縁膜7に、
ホール導電部3aあるいは4aを埋設するためのスルー
ホール9を穿設する方法を採っているために、図8
(a)のようにスルーホール9が第1の配線層2からず
れて形成された場合には、ずれた位置に相当する14部
に対応した部分の基板の絶縁膜1が層間絶縁膜7をエッ
チングする際に穿たれて、絶縁不良の原因となる。これ
を防止するため、従来においては、図8(b)に示すよ
うに第1の配線層2に、スルーホール形成領域に重ね合
わせマージンとして領域15を余分に形成してスルーホ
ール9のいわゆる踏み外しを防止している。これによ
り、踏み外しは防止できるが上述した本発明の突出部1
4と比較してマージン領域15を大きく取らざるおえな
く、このために従来においては配線領域が広がってしま
うのに対して、本発明においては、配線領域を小さくで
き、集積回路、特に超LSIでは、集積度を向上させる
ことが可能となる。
【0014】
【発明の効果】以上説明したように本発明によれば、ス
ルーホールのメタル部を第2の配線層からエッチングに
よって形成したので、メタル部をスルーホールに完全に
埋設することができ、これによりスルーホール抵抗を低
くすることができる。また、ウェットエッチングをスル
ーホールに用いる必要がなく、このためスルーホール領
域を小さくできると共に、従来のように写真製版上のず
れを防止するためマージン領域を余分に設ける必要がな
いので、配線領域を小さくでき、集積回路、特に超LS
Iでは、集積度を向上させることが可能となる。また、
熱処理を加える必要がなく、このためヒロック等による
表面荒れが発生することがない。また、化学反応を用い
る必要がないため、選択CVD等で問題となりやすい上
下の配線層とのミキシング不良を無視できるほど軽減で
きる。
【図面の簡単な説明】
【図1】本発明に係る多層配線の製造方法を工程順に示
した側断面図である。
【図2】本発明に係る多層配線の第2の実施例を示す側
断面図である。
【図3】本発明に係る多層配線の第1の配線層のエッチ
ング工程において、(a)は写真製版上のずれがないと
きの平面図、(b)は写真製版上のずれが生じたときの
平面図、(c)は同じく斜視図である。
【図4】従来の多層配線層の製造方法を工程順に示した
側断面図である。
【図5】従来の多層配線層の第2の製造方法によって形
成された多層配線の側断面図である。
【図6】従来の多層配線層の第3の製造方法によって形
成された多層配線の側断面図である。
【図7】従来の多層配線層の第4の製造方法によって形
成された多層配線の側断面図である。
【図8】従来の多層配線の第1の配線層のエッチング工
程において、(a)は写真製版上のずれが生じたときの
平面図、(b)はこれを防止するための第1の配線層の
平面図である。
【符号の説明】
1 絶縁膜 2 第1の配線層 3 第2の配線層 3a メタル部 4 第3の配線層 5 第1のレジスト 6 第2のレジスト 7 層間絶縁膜 9 スルーホール

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜上に第1の配線層を形成する第1
    の工程と、この第1の配線層上にスルーホールの厚み分
    に相当する第2の配線層を形成する第2の工程と、この
    第2の配線層に写真製版によってスルーホールに相当す
    る個所のみに第1のレジストを残す第3の工程と、この
    第1のレジストをマスクとして前記第2の配線層をエッ
    チングする第4の工程と、写真製版によって前記第1の
    レジストと前記第1の配線層に第2のレジストを残す第
    5の工程と、この第2のレジストによって前記第1の配
    線層をエッチングする第6の工程と、前記第1および第
    2のレジストを除去する第7の工程と、前記第1および
    第2の配線層に層間絶縁膜を形成する第8の工程と、こ
    の層間絶縁膜をエッチバックし前記第2の配線層の上部
    表面を露呈させる第9の工程と、この第2の配線層の上
    部表面上に第3の配線層を形成する第10の工程とから
    なる多層配線の製造方法。
JP27101891A 1991-10-18 1991-10-18 多層配線の製造方法 Pending JPH05109908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27101891A JPH05109908A (ja) 1991-10-18 1991-10-18 多層配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27101891A JPH05109908A (ja) 1991-10-18 1991-10-18 多層配線の製造方法

Publications (1)

Publication Number Publication Date
JPH05109908A true JPH05109908A (ja) 1993-04-30

Family

ID=17494266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27101891A Pending JPH05109908A (ja) 1991-10-18 1991-10-18 多層配線の製造方法

Country Status (1)

Country Link
JP (1) JPH05109908A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242336B1 (en) 1997-11-06 2001-06-05 Matsushita Electronics Corporation Semiconductor device having multilevel interconnection structure and method for fabricating the same
KR100365936B1 (ko) * 1995-12-20 2003-03-03 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법
JP2013062464A (ja) * 2011-09-15 2013-04-04 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365936B1 (ko) * 1995-12-20 2003-03-03 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법
US6242336B1 (en) 1997-11-06 2001-06-05 Matsushita Electronics Corporation Semiconductor device having multilevel interconnection structure and method for fabricating the same
US6545361B2 (en) 1997-11-06 2003-04-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device having multilevel interconnection structure and method for fabricating the same
JP2013062464A (ja) * 2011-09-15 2013-04-04 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4560436A (en) Process for etching tapered polyimide vias
KR19980028939A (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조
JPH10189732A (ja) 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法
KR900001834B1 (ko) 반도체장치의 제조방법
KR100215842B1 (ko) 반도체 장치의 배선구조 및 방법
JPH05109908A (ja) 多層配線の製造方法
JPH0388351A (ja) 半導体装置の製造方法
JP2001298081A (ja) 半導体装置及びその製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
KR100248809B1 (ko) 반도체 장치 제조방법
KR100286347B1 (ko) 반도체 장치의 금속배선 형성방법
JPH06104343A (ja) 半導体装置及び半導体製造方法
KR100236060B1 (ko) 반도체 소자의 제조 방법
JPH0567687A (ja) 半導体装置及びその製造方法
JPH0542139B2 (ja)
JPH02134849A (ja) 半導体装置
KR19980053654A (ko) 반도체 소자의 비아홀 형성방법
JPS6239027A (ja) 半導体装置の製造方法
JPH06236931A (ja) 配線構造及びその製造方法
JPH05211144A (ja) 半導体装置及びその製造方法
JPH11354632A (ja) 半導体装置及びその製造方法
JPS63312657A (ja) 半導体集積回路装置の製造方法
JPS6156438A (ja) 半導体装置