JPH10189732A - 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法 - Google Patents

集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法

Info

Publication number
JPH10189732A
JPH10189732A JP9321537A JP32153797A JPH10189732A JP H10189732 A JPH10189732 A JP H10189732A JP 9321537 A JP9321537 A JP 9321537A JP 32153797 A JP32153797 A JP 32153797A JP H10189732 A JPH10189732 A JP H10189732A
Authority
JP
Japan
Prior art keywords
metal
insulating layer
mask
level
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9321537A
Other languages
English (en)
Other versions
JP4202450B2 (ja
Inventor
Ashok K Kapoor
アショック・ケイ・カプール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH10189732A publication Critical patent/JPH10189732A/ja
Application granted granted Critical
Publication of JP4202450B2 publication Critical patent/JP4202450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks

Abstract

(57)【要約】 【課題】 集積回路構造において、エッチング・プロセ
スの数を最小に保ちながら、バイアの自己位置合わせを
容易にすること。 【解決手段】 第1の金属配線レベル上に第1の絶縁層
(16)を形成し、第1の金属配線レベルの部分と合致
する開口を有するバイア・エッチ・マスクを第1の絶縁
層の上に形成し、バイア・エッチ・マスクの上に第2の
絶縁層を形成するステップと、バイア・エッチ・マスク
(70)における開口の少なくともいくつかと合致する
開口を有する第2の反転レベル金属配線マスクを形成
し、第2の絶縁層をエッチングして第2の絶縁層にトレ
ンチを形成し、同時に、第2の絶縁層のエッチングによ
って露出したバイア・エッチ・マスクにおける開口を通
過して第1の絶縁層にバイアをエッチングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の絶縁層を通
過する導電性プラグを形成することにより、集積回路構
造の複数の金属配線レベルを相互接続する技術に関す
る。更に詳しくは、本発明は、複数の絶縁層を通過する
開口(openings)を形成し、1つの金属配線層の一部分
と別の金属配線層の一部分とを、絶縁層の間に位置する
バイア・エッチ・マスクを用いて電気的に接続する技術
に関する。
【0002】
【従来の技術】集積回路構造における1つのレベルにあ
る金属配線と別のレベルにある金属配線との間に電気的
な接続を形成することは、通常は、これらの2つのレベ
ルの金属配線を分離している1又は複数の絶縁層を通過
するバイア(via)と称される垂直方向の開口を形成す
ることにより、達成される。
【0003】これは、通常は、第1の金属配線レベルの
上に1又は複数の絶縁層を形成し、バイア・エッチ・マ
スク(via etch mask)を用いてこの1又は複数の絶縁
層をマスクし、次に、バイア・エッチ・マスクにおける
開口を通過して下位の金属配線まで選択的にエッチング
を行いバイアを形成することにより、実行される。次
に、バイアには、独立のステップとして又は更なる金属
層の積層の間に、金属が充填され、反転(逆)金属配線
マスク(所望の金属配線に対応する部分がソリッドにな
っているマスク)を用いて積層された金属層のパターニ
ングが行われて、第2の金属配線レベルが形成される。
【0004】
【発明が解決しようとする課題】バイアを形成するこの
従来の方法及び複数の金属配線レベルを電気的に接続す
るのにこれらのバイアを用いることに関しては、複数の
問題点が存在する。バイアは、自己位置合わせされてお
らず、バイアの上下での金属がいくらか重なっているこ
とが必要である。更に、バイアを形成し(バイア・エッ
チ・マスクを介して下位の絶縁層をエッチングすること
により)、後に、後で積層された金属層をパターニング
するためには、別個のエッチ・マスクとエッチング・ス
テップとが必要になる。また、バイアが後にパターニン
グされるのと同じ金属で充填されている場合には、追加
的な層を加熱すると下にある金属を融解させ金属線を変
形させるおそれがあるから、金属をバイアの中に流し込
むことによってはただ1つの層だけしか充填できない。
更に、基板に形成される接点開口又は下位の金属配線層
に至るように形成されるバイアを後に有することになる
ジェネリックなゲート・アレー構造が当初に形成される
場合には、例えば、MOSトランジスタの下位にあるゲ
ート・アレーにおけるMOSトランジスタのような選択
された下位のデバイスを選択するだけのために、バイア
が後にカスタム配線構造の一部として後に形成されなけ
ればならないときには、追加的なマスクや処理ステップ
が必要になる。
【0005】
【課題を解決するための手段】本発明によると、酸化物
層などの第1の絶縁層が、集積回路構造の上の第1の金
属配線レベルの上に形成される。次に、窒化物マスク層
などのバイア・エッチ・マスク層が、絶縁層の上に形成
され、第1の絶縁層を通過するバイアの形成によって電
気的な接触を行うことが望まれる下位の金属配線の一部
分の上のバイア・エッチ・マスク層に開口が形成され
る。第2の酸化物層から成る第2の絶縁層が、次に、バ
イア・エッチ・マスクの上に形成される。フォトレジス
ト・マスク又は別の窒化物マスクなどの第2の反転金属
配線レベル・マスクが、次に、第2の絶縁層の上に形成
され、下位のバイア・エッチ・マスクにおける開口とは
好ましくは直交する部分を有する第2の金属配線層を定
義する。この第2の絶縁層は、次に、第2のレベルの金
属配線マスクとバイア・エッチ・マスクとに選択的であ
る、すなわち、マスク材料のいずれもに優先して両方の
絶縁層をエッチングするエッチング剤(エッチャント)
を用いて、エッチングされる。上側の絶縁層をエッチン
グすることにより、例えば、トレンチ(溝、trench)で
ある開口が形成されるが、これは、第2の金属配線レベ
ルの所望の金属パターンに一致し、バイア・エッチ・マ
スクの位置で停止している。しかし、開口がバイア・エ
ッチ・マスクのどの位置にあるとしても、エッチング
は、その開口を通過し、下位にある第1の絶縁層を通過
して進み、それによって、下にある金属配線の第1のレ
ベルに達するバイアを形成する。次に、第2の金属配線
レベル・マスクが除去され、金属層が、第2の絶縁レベ
ルの上とトレンチなどの開口の中に積層され、所望の第
2のレベルの金属配線に対応して、エッチングが行われ
る。同時に、金属が、バイアの中を第1の金属配線(異
なる融点の合金を選択することにより、より高い温度で
形成されるのが通常である)に至るまで積層される。次
に、第2の絶縁層の表面上に積層された金属が除去さ
れ、第2のレベルの金属配線は、第2の絶縁層の中に形
成された開口(トレンチ)の中に積層されたままにな
り、バイアの中に同時に積層された金属は、金属プラグ
を形成して、第1及び第2の金属配線レベルを電気的に
相互接続するように機能する。
【0006】
【発明の実施の態様】次に、図1及び図2を参照する
と、第1の金属配線レベルを表す金属線2、4、6及び
8が、集積回路構造10の上に形成されている様子が示
されている。典型的には、これらの金属線は、約0.2
マイクロメータ(μm)から約2μmの範囲の厚さ又は
高さを有している。もちろん、この第1の金属配線レベ
ルよりも下の集積回路構造10の少なくとも一部分は絶
縁材料を含み、この絶縁材料を通って接点開口が形成さ
れ(そして、導電性材料によって充填され)、この集積
回路構造の能動素子を第1の金属配線レベルと電気的に
相互接続する。
【0007】図3に示されているように、第1の絶縁層
16が、金属線2、4、6及び8の上に形成されてい
る。金属線2から8の上の絶縁層16の厚さは、好まし
くは、約0.1μmから約1μmの範囲にある。この実
施例では、絶縁層16は、平坦化されて、平坦な上側平
面を与える。絶縁層16は、好ましくは、酸化シリコン
層から成り、最も好ましくは(平坦化の目的では)、例
えば、ホウケイ酸ガラス(borosilicate glass = BSG)
又はホウリンケイ酸ガラス(borophosphosilicate glas
s = BPSG)などの融点の低いドープされたシリコン酸化
物ガラスから成る。絶縁層16は、また、例えば、ドー
プされていない二酸化シリコン層の上にホウリンケイ酸
ガラスが形成されている場合のように、ドープされてい
ない二酸化シリコン層とドープされた二酸化シリコン層
との複合層から成ることもある。
【0008】図3を更に参照すると、本発明によって、
好ましくは、厚さが、約0.05μmから約0.5μm
の範囲にあるバイア・マスク層20が、絶縁層16の上
に形成された様子が示されている。バイア・マスク層2
0は、絶縁材料16とは異なる材料から構成され、それ
によって、絶縁材料16は、バイア・マスク層20にお
ける開口を通って後にエッチングができるようになって
いる。好ましくは、バイア・マスク層20は、例えば窒
化シリコンやシリコン酸窒化物(オキシニトリド)のよう
な窒化物ベースの材料など、集積回路構造の作成に通常
用いられる他の材料と互換性のある材料で構成されてい
る。
【0009】図4及び図5を参照すると、バイア・エッ
チ・マスク20が与えられており、矩形のマスク開口2
2、24、26、28は、その長軸が、下位にある金属
線2、4、6、8(破線で示されている)の長軸とほぼ
一致するように形成され、バイアが、結果的に、下の金
属線2、4、6、8に至るまで第1の絶縁層16を通っ
てエッチングされることが可能になっている。最も好ま
しくは、矩形のバイア・マスク開口22、24、26、
28の幅は、寸法的には、金属線2、4、6、8の幅の
寸法よりも約0.01μmから約0.2μm程度、僅か
に小さくなるように形成され、第1の絶縁層16におい
てエッチングされるバイアとそれぞれの下位にある金属
線との合致が維持されるのを補助している。
【0010】次に、第2の絶縁層30が、図4及び図5
の構造の上に、図6及び図7に示されるように、形成さ
れる。好ましくは、第2の絶縁層30は、金属線2から
8の厚さにほぼ等しい、すなわち、約0.2μmから約
2μmの範囲の厚さを有し、第1の絶縁層16と同じ絶
縁材料から構成されているか、又は、少なくとも、第1
の絶縁層16と同時にエッチングされ得る絶縁材料から
構成されている。すなわち、本発明によると、第1の絶
縁層16と第2の絶縁層30とは、同じエッチング・シ
ステムに対応しなければならない。
【0011】次に、第2の絶縁層30は、必要な場合に
は、平坦化がなされ、図8及び図9に示されるように、
第2の反転金属配線レベル・マスク40が、第2の絶縁
層30の上に形成される。第2の反転配線レベル・マス
ク40は、開口42、44、46を有しており、これら
の開口は、図9に最もよく示されているように、好まし
くは矩形であるが、これは、後に述べるように、第2の
配線レベルを含む金属線が形成される第2の絶縁層30
におけるトレンチの形成のためである。
【0012】図9及び図10に示されているように、第
2の金属レベルの配線マスク40に図解されている矩形
の開口42、44、46は、下位にあるバイア・マスク
層20における下の矩形の開口22、24、26、28
とそれぞれ合致している(位置合わせがされている)
が、直交して配置されており、それによって、第2の金
属レベル・エッチ・マスク40における開口42−46
を通過する第2の絶縁層30を後にエッチングすると、
バイア・エッチ・マスク20における開口22−28の
一部が露出し、第1の絶縁層16の下位の部分のエッチ
ングにより、金属線2−8に至るまで延長するバイアの
形成が可能になる。これについては、後に論じる。第2
の反転配線レベル・マスク40における矩形の開口42
−46は、第1の配線レベルの金属線2−8に至るまで
の自己位置合わせされたバイアが形成されるために、下
位のバイア・エッチ・マスク20における開口22−2
8と厳密に合致している必要はない。しかし、構造によ
っては、以下で述べるように、開口22−28を通過す
るエッチの深さを制御することが望まれる。
【0013】第2の絶縁層30の上に第2の反転金属配
線マスク40を形成した後で、第2の絶縁層30の露出
した部分(それと、バイア・マスク20における開口2
2、24、26、28を通過して露出された第1の絶縁
層16の部分)が、図11、図13、図15に示される
ように、第2の金属配線マスク40における開口42、
44、46を通過して、異方性エッチングされる。既に
述べたように、本発明によると、第1の絶縁層16と第
2の絶縁層30とは、好ましくは、例えば酸化シリコン
のような同じ材料から形成されるが、少なくとも、ある
エッチング・システムにおいて同じ速度でエッチングが
なされる材料から形成され、それによって、絶縁層30
においてトレンチ32、34、36が、バイア・エッチ
・マスク20の開口22、24、26、28を通過する
第1の層16のエッチングと同じエッチング・ステップ
において、バイア・エッチ・マスク20に至るまでエッ
チングされ得る。好ましくは、開口22、24、26、
28のバイア・エッチの深さは、バイアの底部が金属線
2−8の上の絶縁層30の厚さと等しいかそれを僅かに
超えるように制御され、それによって、位置合わせが不
完全であっても、バイアの深さが、下位の集積回路構造
にまでは延長しないことが補償される。すなわち、バイ
ア22−28の深さは、好ましくは、金属線2−8の上
の絶縁層30の厚さとその特定の金属線の厚さとの和よ
りも小さくなければならない。
【0014】エッチング・ステップと第2の金属配線エ
ッチ・マスク40の除去との後では、金属層が、エッチ
ングされた第2の絶縁層30の上に積層され、エッチン
グされたトレンチを充填し、更に、バイア・エッチ・マ
スク20における開口を通して第1の絶縁層16にエッ
チングされたバイアの中に金属プラグを形成する。第2
の絶縁層30の表面上に積層されたこの金属層は、すべ
てが除去され、図12、図14及び図16に示されるよ
うに、第2の金属配線層50が、充填されたバイアの中
の金属プラグ52、54、46、58(図12及び図1
6)を通じて下位の金属線2−8に接続される。
【0015】第2の金属配線レベル50を形成し第1の
絶縁層16にエッチングされたバイアを金属52−58
を用いて充填するのに用いられる金属は、第1の金属配
線レベルを構成する金属線2、4、6及び8を形成する
のに用いられる下位の金属よりも低い融点を有していな
ければならない。そうであれば、バイアの充填と第2の
金属配線レベルの形成とが、第1の金属配線レベルを構
成する金属線2、4、6、8を妨害、例えば、融解させ
ることがない。第1及び第2の両方の金属配線レベルの
ための金属として、そして更にバイアの充填用として、
アルミニウムを用いる際には、アルミニウムを例えば銅
などの他の金属と合金にして、結果的に得られるアルミ
ニウム合金の融点を適切に変動させるように合金の相手
方の金属の量を変動させることによって、このことは、
容易に達成される。この点では、本発明によると、更な
る金属配線層(第3、第4、など)も、上述のものと同
じ態様で、自己位置合わせされたバイアを用いて形成す
ることができる。これがなされた場合には、それぞれの
配線レベル(及び、対応するバイア充填物)について
も、それぞれの金属層に対して、先の層よりも低い融点
の金属を用いて、実行されなければならない。
【0016】従って、本発明によれば、第1に絶縁層に
バイアを形成し(バイア・マスク及びバイア・エッチを
用いて)、オプションであるがそのバイアを独立に充填
し、次に、充填された(又は充填されていない)バイア
の上に金属層を積層し、更に、金属配線マスクと、金属
配線エッチ・マスクを通過する金属エッチを配置して、
下位のバイアと合致する金属線を形成する際に、別個の
エッチ・マスクを個々のエッチング・ステップにおい
て、用いる必要がない。本発明による埋込型バイア・マ
スクを用いることにより、上位の絶縁層にトレンチを形
成するのに用いられるのと同じエッチ・ステップで、バ
イアが形成され(エッチングされ)、それにより、バイ
アは、トレンチと自己位置合わせされる。単一の金属充
填ステップにより、バイアが充填され、上位の金属配線
が形成される。
【0017】本発明の構造及び方法は、ゲート・アレー
技術との関係でも用いることができるが、その場合に
は、ジェネリックな埋込型バイア・マスクを、下位の金
属線それぞれへの開口を用いて、第1の絶縁層上に形成
することができる。
【0018】従って、集積回路構造のカスタマイズを、
カスタム用の反転金属配線マスクを与えることによって
カスタム用のバイア・マスクを作成する必要なく、行う
ことができ、バイアが要求されない(つまり、下位の素
子又は金属線への接続が不要である)場所では、埋め込
まれたバイア・マスクにおける開口の上の金属配線に、
開口が与えられることはない(従って、トレンチも形成
されない)。従って、反転金属配線マスクを通過して後
続のエッチングを行い次の配線レベルを形成しても、単
純に、これらの領域には望まないバイアは形成されず、
従って、別個のカスタム用のバイア・マスクを作成して
用いることなく、構造のカスタマイズが可能になる。
【0019】次に、図17から図26を参照して、本発
明の第2の実施例を説明する。この実施例では、金属線
52、54、56、58が、第1の実施例の場合と類似
した態様で集積回路構造の上に形成されている様子が示
されている。しかし、平坦化された第1の絶縁層16が
金属線2−8の上に形成されていた先の実施例とは異な
り、ドープされていない酸化シリコンの層であり好まし
くは0.1μmから約0.5μmの範囲の厚さを有する
整合(conformal)絶縁層60が、図17に示されてい
るように、金属線52−58と集積回路構造10との上
に形成されている。次に、整合絶縁層60の上に、整合
バイア・マスク層70が形成されるが、これは、先の実
施例の場合のように、好ましくは、窒化シリコンから成
るが、整合層として積層され、第1の実施例のバイア・
マスク層のように用いることができる任意の材料を用い
て形成することができる。整合マスク層70は、好まし
くは、約0.05μmから約0.5μmの範囲の厚さを
有する。
【0020】第1の絶縁層60の上に整合バイア・マス
ク層70を形成した後で、図18に示されるように、レ
ジスト層80などの平坦化のための層を積層した後に異
方性エッチングを行うか、又は、化学的機械的研磨(C
MP)のステップによって整合バイア・マスク層の上昇
した部分を除去するか、のいずれかにより、平坦化を行
う。平坦化用のレジスト層が用いられる場合には、レジ
スト層の残りの部分は、平坦化のステップの後で除去さ
れる。いずれの場合でも、結果的には、図19及び図2
0に示した構造が得られ、マスク開口72、74、7
6、78が、金属線52−58の上の(合致している)
バイア・マスク層70に形成されている。この実施例で
は、マスク層70の平坦化において形成されるマスク開
口72−78は、開口72−78が形成されている態様
に起因して、下位の金属線の全体の長さに亘って延長す
る。すなわち、下位に金属線が存在しない位置には、上
位の整合酸化物及びエッチ層コーティングの上昇してい
る部分は存在せず、従って、平坦化のステップの間にこ
れらの地点のマスク層70に開口は形成されない。
【0021】バイア・マスク層70をパターニングして
その中に開口72−78を形成した後で、第2の絶縁層
90が、図21に示されるように、バイア・マスク層7
0の上に形成され、平坦化される。金属線52−58の
上の第2の絶縁層90の厚さは、好ましくは、約0.2
μmから約2.0μmの範囲である。第2の絶縁層90
は、第1の整合絶縁層60のように、酸化シリコン、又
は、少なくとも、第1の整合絶縁層60と同じエッチン
グ・システムに応答する絶縁材料から構成され、それに
よって、両方の層が、同じエッチング・ステップの間に
エッチングされるようになる。
【0022】次に、フォトレジスト・マスクなどの第2
の反転金属配線エッチ・マスク100が、図21から図
24に示されるように、平坦化された第2の絶縁層90
の上に形成される。第2の金属配線マスク100におけ
る図解されている開口102(これは、単に、複数のそ
のようなマスク開口を例示している)が、第2の絶縁層
90の下のバイア・エッチ・マスク70における下位の
開口72−78に直交するように形成される。トレンチ
92が、次に、図23−26に示されるように、第2の
金属配線マスク100における開口102を通過して、
第2の絶縁層90にエッチングされる。このエッチング
・ステップの間に、先の実施例の場合のように、バイア
金属マスク70における開口の下の第1の整合絶縁層6
0の一部分が、上にある第2の絶縁層90がエッチング
により除去されると露出されるが、エッチングされて、
図23及び図25のバイア62によって示されるよう
に、下位の金属線52−58までのバイアを形成する。
第2の金属配線マスク100を除去した後で、金属層1
10を積層してトレンチ92を充填することの結果とし
て、図25の充填されたバイア62によって示されるよ
うに、トレンチ92から下向きに下位の金属線52−5
8までの整合絶縁層60に形成されたバイアの充填が生
じる。第2の絶縁層90の表面上に積層されうる金属層
110が一部分でも除去されることにより、図25及び
図26に示されるように、第2の金属配線が、第2の絶
縁層90においてエッチングされる図示されているトレ
ンチ92のようなトレンチの中に形成されたままとな
り、バイアを充填することによって形成される結果的な
金属プラグが、この第2の配線と、下位の金属線52−
56とを、図25に示すように、電気的に接続する。
【0023】次に、図27から図31を参照して、第3
の実施例を説明する。図17から図26に図解された先
の実施例では、バイア・マスクに開口が形成される態様
のために、すなわち、上昇した金属線の上の整合バイア
・マスクの上昇した部分を除去することにより、バイア
・マスクが、下位の金属線に自己位置合わせされるとい
う長所を有する。しかし、この先の実施例では、バイア
・マスクにおける開口は、下位の金属線の長さ全体に亘
って延長する。このことは、場合によっては、バイア・
マスクにおける開口の1つを、先の金属配線層において
この下位の金属線と電気的な接触(バイア・マスクと結
果的なバイアとを通して)を生じさせずに、次の配線レ
ベルにおける直交する金属線と交差させることを望む場
合には、問題が生じる可能性がある。この第3の実施例
は、この問題に対処するものである。
【0024】先の実施例の図21では、平坦化された第
2の絶縁層90が、整合バイア・エッチ層70の上に形
成され、第2の反転金属配線マスク100が、次に、第
2の絶縁層90の上に形成される。この実施例では、図
27に示されているように、整合バイア・エッチ・マス
ク層70の上に平坦化された絶縁層90を形成した後
で、第2のバイア・エッチ・マスク120が、第2の絶
縁層90の上に形成される。金属線52−58の上の第
2の絶縁層90の厚さは、この実施例では、第2の実施
例の場合のように、好ましくは、約0.2μmから約
2.0μmの範囲にある。開口122、124、12
6、128が、第2のバイア・エッチ・マスク層120
に形成されるが、図28に示されるように、これは、形
状は矩形であり、下位の開口72−78とほぼ合致する
ように形成される。しかし、第2のバイア・エッチ・マ
スク120におけるバイア・マスク開口122−128
の幅は、第1のバイア・エッチ・マスク70における開
口72−78の幅を超えることがあり得る。これは、開
口72−78は、下位の金属線52−58の側面と自己
位置合わせされており、金属線52−58にではなく、
金属線52−58に隣接する下位の集積回路構造10ま
で延長する開口122−128を通過する望ましくない
バイアの形成を回避する。すなわち、自己位置合わせに
より、バイアが金属線を逃すことが回避される。
【0025】第2のバイア・エッチ・マスク120の形
成の後で、第3の絶縁層130が、バイア・エッチ・マ
スク120の上に形成され、第2の反転金属配線レベル
・マスク140が、次に、図29及び図30に示される
ように、第3の絶縁層130の上に形成される。第3の
絶縁層130の厚さは、下位の金属線の厚さとほぼ等し
く、すなわち、約0.02μmから約0.2μmの範囲
である。図30及び図31に示されている開口142の
ような開口が、図30にもっとも良く示されているよう
に、下位の第1のバイア・マスク開口72−78に直交
し、第2のバイア・マスク120における開口122−
128と交差するように、第2の反転金属配線マスク1
40に形成される。第2の反転金属配線マスク140が
形成された後で、この構造は、異方性エッチングを施さ
れて、マスク140における開口の下の第3の絶縁層1
30におけるトレンチ132のようなトレンチを形成
し、また、同時に、金属線52−58の全部又は一部に
至るバイアを形成する(第2のバイア・エッチ・マスク
120において与えられるバイア開口に依存する)。こ
の点では、このようなバイアは、x及びyの両方の方向
において自己位置合わせされるが、これは、第1のバイ
ア・マスク70における開口の金属線52−58の側面
と、第2のバイア・マスク120における開口の側壁と
に対する自己位置合わせに起因する。すなわち、第1の
バイア・マスク70における開口は、x軸に沿ったバイ
アに対する位置合わせを与え、第2のバイア・マスク1
20における開口は、y軸に対する位置合わせを与え
る。従って、第2の反転金属配線マスクにおける開口1
42などのマスク開口の、バイア・マスク70及び12
0における下位の開口に対する位置のずれは、結果とし
て、集積回路構造10とではなく下位の金属線と交差す
る絶縁層60、90を通過するバイアを生じさせる。も
ちろん、3つのマスク層におけるそれぞれのマスク開口
をいくらか位置合わせしなければならない。そうでなけ
れば、バイアは、形成されない。
【0026】従って、本発明は、上位の金属配線レベル
のためのトレンチと、それぞれの金属配線レベルをより
下位の金属配線レベルを含む下位の金属線と接続するバ
イアとを、単一のエッチング・ステップにおいて、形成
することができる方法と構造とを含む。そのようなトレ
ンチを金属を用いて充填して金属配線レベルを形成し、
バイアを金属プラグを用いて充填して下位の金属配線層
とそれ以後の金属配線レベルとを電気的に相互接続する
ことは、同じ金属積層ステップにおいて同時に実行さ
れ、下位のバイア・エッチ・マスクすなわち下位の1又
は複数の絶縁層におけるバイアの形成の際に機能するマ
スクは、バイア・エッチ・マスク層の上にある絶縁層に
形成されたトレンチと合致している。異なる融点を有す
る金属を用いることにより、後続の金属配線層と金属が
充填されたバイアとが本発明に従って形成され、それぞ
れの後続の金属配線レベルとそれに伴うバイアとは、先
行の金属レベルよりも低い融点を有する。
【図面の簡単な説明】
【図1】集積回路構造上に形成され下位の集積回路構造
の種々の部分を選択的に電気的に相互接続する第1の金
属配線レベルの一部分の図である。
【図2】図1のII−IIの線に沿った位置での垂直方
向の部分的な断面図であり、第1の金属配線レベルから
成る上昇した線を示す。
【図3】図2に示された構造の垂直方向の部分的な断面
図であるが、金属配線の上に第1の絶縁層を積層し平坦
化を行い、第1の絶縁層の上にバイア・マスク層を形成
した後の図である。
【図4】図3の構造を上から見た部分的な図であるが、
バイア・マスク層がパターニングされ、下位の第1の金
属配線と位置合わせされた矩形のバイア開口を形成した
後の図である。
【図5】図4のV−Vの線に沿った位置での部分的な断
面図である。
【図6】パターニングされたバイア・マスク層の上に第
2の絶縁層を形成した後での、図4及び図5の構造の垂
直方向の部分的な断面図である。
【図7】図6の構造の平面図であり、第2の絶縁層の下
のバイア・マスクにおける矩形の開口が、破線で示され
ている。
【図8】図6の構造の垂直方向の部分的な断面図であ
り、第2の絶縁層の上にマスク層が形成され、パターニ
ングがなされる前の状態を示している。
【図9】図8の構造の平面図であるが、第2の反転金属
配線マスクのパターニングの後であり、この反転金属マ
スクの開口に位置合わせされた下位のバイア・マスクに
おける矩形のバイア開口を破線で示している。
【図10】X−Xの線に沿った位置での図9の構造の垂
直方向の部分的な断面図であり、それぞれのマスクを通
過しての下位の絶縁層のエッチングの前の、パターニン
グされた第2の金属配線エッチ・マスクと、下位のバイ
ア・エッチ・マスクとを示す。
【図11】図10の構造の部分的な断面図であり、第2
の金属配線レベル・マスクを通過する上側の絶縁層をエ
ッチングして第2の金属配線層の所望の部分に一致する
トレンチを形成し、バイア・エッチ・マスクと下側の絶
縁層とを通過してエッチングして第1の金属配線レベル
に至るバイアを形成した後の図である。
【図12】図11の最終的な構造の垂直方向の部分的な
断面図であり、トレンチが金属で充填され第2の金属配
線レベルを形成し、バイアを金属で充填して第1の金属
配線レベルと第2の金属配線レベルとを電気的に接続す
る状態を示している。
【図13】図9の構造の線XIII−XIIIの位置で
の垂直方向の部分的な断面図であり、パターニングされ
た金属配線エッチ・マスクを通過してバイア・エッチ・
マスクに至るまで上側の絶縁層をエッチングした後で
の、パターニングされた金属配線エッチ・マスクと下位
のバイア・エッチ・マスクのソリッド部分とを示してい
る。
【図14】図13の最終的な構造の垂直方向の部分的な
断面図であり、金属で充填され第2の金属配線レベルを
形成するトレンチを示している。
【図15】図9のXV−XVの線に沿った位置での垂直
方向の部分的な断面図であり、パターニングされた金属
配線エッチ・マスクを通過してバイア・エッチ・マスク
に至るまで上側の絶縁層をエッチングした後での、パタ
ーニングされた金属配線エッチ・マスクと下位のバイア
・エッチ・マスクのソリッド部分とを示している。
【図16】図15の最終的な構造の垂直方向の部分的な
断面図であり、金属で充填され第2の金属配線レベルを
形成するトレンチと、バイアを金属プラグで充填して第
1の金属配線レベルと第2の金属配線レベルとを電気的
に接続している状態を示している。
【図17】本発明の第2の実施例によるバイア・マスク
の構成を示す垂直方向の部分的な断面図の第1のもので
ある。
【図18】本発明の第2の実施例によるバイア・マスク
の構成を示す垂直方向の部分的な断面図の第2のもので
ある。
【図19】本発明の第2の実施例によるバイア・マスク
の構成を示す垂直方向の部分的な断面図の第3のもので
ある。
【図20】図19に示されたバイア・マスク構造の部分
的な平面図である。
【図21】図19及び図20の構造の垂直方向の部分的
な断面図であり、バイア・マスク層の上に第2の絶縁層
が形成され、第2の、反転金属配線エッチ・マスクが第
2の絶縁層の上に形成された後の状態を示している。
【図22】第2の絶縁層の上に形成された図21に示さ
れた第2の、反転金属配線レベル・マスクの部分的な平
面図である。
【図23】図22の構造のXXIII−XXIIIの線
の位置での垂直方向の部分的な断面図であり、第2の反
転金属配線レベル・マスクとバイア・マスクとの両方に
おける開口を通過して第1のレベルの金属配線に至るま
でエッチングされる下位の絶縁層の領域を、破線で示し
ている。
【図24】図22の構造のXXIV−XXIVの線の位
置での垂直方向の部分的な断面図であり、第2の反転金
属配線レベル・マスクにおける開口を通過してバイア・
マスクに至るまでエッチングされる下位の絶縁層の領域
を、破線で示している。
【図25】図23の構造の垂直方向の部分的な断面図で
あり、示されたトレンチを金属で充填して第2の金属配
線レベルを形成し、下位のバイアを金属で充填して第1
の金属配線レベルと第2の金属配線レベルとを電気的に
接続した後の状態を示している。
【図26】図24の構造の垂直方向の部分的な断面図で
あり、示されたトレンチを金属で充填して第2の金属配
線レベルを形成した後の状態を示している。
【図27】図19に示されたものと類似する構造の垂直
方向の部分的な断面図であるが、本発明の第3の実施例
により、第2の絶縁層がその上に形成され、第2のバイ
ア・マスクが第2の絶縁層の上に形成された状態を示し
ている。
【図28】図27の平面図であり、第2のバイア・エッ
チ・マスクを示しており、下位の第1のバイア・エッチ
・マスクは破線で示されている。
【図29】図27の構造の垂直方向の部分的な断面図で
あり、第2のバイア・エッチ・マスクの上に形成された
第3の絶縁層を示しており、更に、第2の反転金属配線
マスクが、第3の絶縁層の上に形成されている状態が示
されている。
【図30】図29の第2の反転金属配線マスクの平面図
であり、下位の第1及び第2のバイア・マスクが破線で
示されている。
【図31】図30の構造のXXX−XXXの線の位置で
の垂直方向の部分的な断面図であり、この構造を異方性
エッチングして第2の金属配線レベルを形成し、両方の
バイア・マスクを通過して第1の金属配線レベルの金属
線にまで至るバイアが形成される状態が示されている。
【図32】本発明の方法を図解する流れ図である。
【手続補正書】
【提出日】平成9年12月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層において金属配線レベルと金属プ
    ラグ充填されたバイアを形成する方法であって、前記金
    属プラグは、前記金属配線レベルと下位の金属配線レベ
    ルとを電気的に相互接続する、方法において、 a)その上に第1の金属配線レベルが形成されている集
    積回路構造を提供するステップと、 b)前記第1の金属配線レベル上に第1の絶縁層を形成
    するステップと、 c)前記下位の第1の金属配線レベルの部分と合致する
    開口を有するバイア・エッチ・マスクを、前記第1の絶
    縁層の上に形成するステップと、 d)前記バイア・エッチ・マスクの上に第2の絶縁層を
    形成するステップと、 e)前記バイア・エッチ・マスクにおける前記開口の少
    なくともいくつかと合致する開口を有する第2の反転レ
    ベル金属配線マスクを形成するステップと、 f)前記第2のレベル金属配線マスクにおける前記開口
    を通過して前記第2の絶縁層をエッチングして前記第2
    の絶縁層にトレンチを形成し、同時に、前記第2の絶縁
    層の前記エッチングによって露出した前記バイア・エッ
    チ・マスクにおける開口を通過して前記第1の絶縁層に
    バイアをエッチングするステップと、 g)前記第2の絶縁層にエッチングされた前記トレンチ
    と前記第1の絶縁層にエッチングされた前記バイアとを
    金属を用いて充填して、第2の金属配線レベルと、前記
    第2の金属配線レベルを前記第1の金属配線レベルと電
    気的に接続する前記金属プラグとをそれぞれ形成するス
    テップと、 を含むことを特徴とする方法。
  2. 【請求項2】 請求項1記載の方法において、前記第1
    及び第2の絶縁層は、同じエッチング・システムを用い
    てエッチングすることが可能な材料から形成されている
    ことを特徴とする方法。
  3. 【請求項3】 請求項2記載の方法において、前記第1
    及び第2の絶縁層は、シリコンの酸化物から形成されて
    いることを特徴とする方法。
  4. 【請求項4】 請求項3記載の方法において、前記バイ
    ア・エッチ・マスクは、窒化シリコンから形成されてい
    ることを特徴とする方法。
  5. 【請求項5】 請求項2記載の方法において、金属を用
    いて前記トレンチと前記バイアとを充填する前記ステッ
    プは、前記第1の金属配線レベルを形成するのに用いら
    れた金属よりも低い融点を有する金属を選択することに
    より結果的に前記第1の金属配線レベルを形成するのに
    用いられた金属が融解することがないようにするステッ
    プを含むことを特徴とする方法。
  6. 【請求項6】 請求項2記載の方法において、前記トレ
    ンチを金属で充填するステップと前記バイアを金属で充
    填するステップとは同時に実行されることを特徴とする
    方法。
  7. 【請求項7】 請求項2記載の方法において、前記第1
    の絶縁層を形成するステップは、前記第1の絶縁層の上
    側表面を平坦化するステップを更に含むことを特徴とす
    る方法。
  8. 【請求項8】 請求項2記載の方法において、前記第1
    の絶縁層を形成するステップは、前記第1の金属配線レ
    ベルの上に整合層(conformal layer)を形成するステ
    ップを更に含むことを特徴とする方法。
  9. 【請求項9】 請求項8記載の方法において、前記第1
    の絶縁層の上に前記バイア・エッチ・マスクを形成する
    ステップは、前記第1の整合絶縁層の上に整合バイア・
    エッチ・マスク層を形成するステップを更に含むことを
    特徴とする方法。
  10. 【請求項10】 請求項9記載の方法において、前記整
    合バイア・エッチ・マスク層を平坦化して前記第1の金
    属配線レベルの上の前記バイア・エッチ・マスク層の上
    昇した部分を除去し、それによって、前記第1の整合絶
    縁層よりも下の前記第1の金属配線レベルの上昇した部
    分と合致する前記整合バイア・エッチ・マスクにおける
    開口を形成するステップを更に含むことを特徴とする方
    法。
  11. 【請求項11】 請求項2記載の方法において、前記第
    2のレベル金属配線マスクにおける前記開口は矩形であ
    り、前記第1の金属配線レベルにおける下位の金属線の
    長軸に直交する長軸を有することを特徴とする方法。
  12. 【請求項12】 請求項2記載の方法において、金属配
    線レベルと相互接続バイアとが、ステップbからgを反
    復することにより構造の上に更に形成されることを特徴
    とする方法。
  13. 【請求項13】 請求項10記載の方法において、 a)前記整合バイア・エッチ・マスクの上に平坦化され
    た絶縁層を形成するステップと、 b)前記平坦化された絶縁層の上に第2のバイア・エッ
    チ・マスクを形成するステップと、 c)前記第2のバイア・エッチ・マスクの上に更なる絶
    縁層を形成するステップと、 d)前記更なる絶縁層の上に前記反転金属配線マスクを
    形成するステップと、 を更に含むことを特徴とする方法。
  14. 【請求項14】 第2の金属配線レベルと金属プラグと
    を、前記第2の金属配線レベルの下の酸化シリコン層に
    形成されたバイアにおいて形成する方法であって、前記
    金属プラグは、前記第2の金属配線レベルを前記酸化シ
    リコン層の下の第1の金属配線レベルと相互接続する、
    方法において、 a)その上に1又は複数の上昇した金属線が形成されて
    いる集積回路構造を提供するステップと、 b)前記1又は複数の上昇した金属線の上に第1の酸化
    シリコン層を形成するステップと、 c)前記下位の上昇した金属線の部分と合致する1又は
    複数の開口を有する窒化シリコンのバイア・エッチ・マ
    スクを、前記第1の酸化シリコン層の上に形成するステ
    ップと、 d)前記バイア・エッチ・マスクの上に第2の酸化シリ
    コン層を形成するステップと、 e)前記バイア・エッチ・マスクにおける前記開口の少
    なくともいくつかと合致する開口を有する第2の反転レ
    ベル金属配線マスクを形成するステップと、 f)前記第2のレベル金属配線マスクにおける前記開口
    を通過して前記第2の酸化シリコン層をエッチングして
    前記第2の酸化シリコン層にトレンチを形成し、前記第
    2の酸化シリコン層の前記エッチングによって露出した
    前記バイア・エッチ・マスクにおける開口を通過して前
    記第1の酸化シリコン層にバイアをエッチングするステ
    ップと、 g)前記第2の酸化シリコン層にエッチングされた前記
    トレンチと前記第1の酸化シリコン層にエッチングされ
    た前記バイアとを、前記下位の1又は複数の金属線より
    も低い融点を有する金属を用いて充填して、前記第2の
    金属配線レベルと、前記第2の金属配線レベルを前記第
    1の金属配線レベルと電気的に接続する前記金属プラグ
    とをそれぞれ形成するステップと、 を含むことを特徴とする方法。
  15. 【請求項15】 第1及び第2の金属配線レベルとその
    間の2以上の絶縁層のバイアに形成され前記第1及び第
    2の金属配線レベルを電気的に相互接続する金属プラグ
    とを有する集積回路構造であって、 a)その上に第1の金属配線レベルが形成された集積回
    路構造と、 b)前記第1の金属配線レベルの上に形成された第1の
    絶縁層と、 c)前記第1の絶縁層の上に形成され、前記下位の第1
    の金属配線レベルの部分と合致する開口を有するバイア
    ・エッチ・マスクと、 d)前記バイア・エッチ・マスクの上に形成された第2
    の絶縁層と、 e)第2のレベル金属配線マスクにおける開口を通過し
    て形成された前記第2の絶縁層におけるトレンチと、前
    記第2の絶縁層に形成された前記トレンチによって露出
    された前記バイア・エッチ・マスクにおける開口を通過
    して前記第1の絶縁層に形成されたバイアと、 f)前記第2の絶縁層に形成されて第2の金属配線レベ
    ルを形成する前記トレンチにおける金属と、前記第1の
    絶縁層に形成されそれにより前記第1及び第2の金属配
    線レベルを電気的に相互接続する金属プラグを形成する
    前記バイアにおける金属と、 を備えることを特徴とする集積回路構造。
JP32153797A 1996-11-21 1997-11-21 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法 Expired - Fee Related JP4202450B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US754696 1996-11-21
US08/754,696 US5985746A (en) 1996-11-21 1996-11-21 Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product

Publications (2)

Publication Number Publication Date
JPH10189732A true JPH10189732A (ja) 1998-07-21
JP4202450B2 JP4202450B2 (ja) 2008-12-24

Family

ID=25035911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32153797A Expired - Fee Related JP4202450B2 (ja) 1996-11-21 1997-11-21 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法

Country Status (2)

Country Link
US (1) US5985746A (ja)
JP (1) JP4202450B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054941A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 半導体装置及び半導体記憶装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6194306B1 (en) * 1998-12-22 2001-02-27 Texas Instruments Incorporated Mask and method for forming dynamic random access memory (DRAM) contacts
KR100303366B1 (ko) 1999-06-29 2001-11-01 박종섭 반도체 소자의 배선 형성방법
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6409930B1 (en) * 1999-11-01 2002-06-25 Bmc Industries, Inc. Lamination of circuit sub-elements while assuring registration
US6468439B1 (en) 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
US6365057B1 (en) 1999-11-01 2002-04-02 Bmc Industries, Inc. Circuit manufacturing using etched tri-metal media
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6887784B1 (en) * 2000-06-15 2005-05-03 Cypress Semiconductor Corporation Self aligned metal interconnection and method of making the same
US6911389B2 (en) * 2002-09-18 2005-06-28 Texas Instruments Incorporated Self aligned vias in dual damascene interconnect, buried mask approach
US7214609B2 (en) * 2002-12-05 2007-05-08 Texas Instruments Incorporated Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities
US7250720B2 (en) * 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050245074A1 (en) * 2004-04-29 2005-11-03 Ping Jiang In-situ etch-stop etch and ashing in association with damascene processing in forming semiconductor interconnect structures
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7902613B1 (en) * 2008-01-28 2011-03-08 Cadence Design Systems, Inc. Self-alignment for semiconductor patterns
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
EP0547906B1 (en) * 1991-12-18 1997-06-25 STMicroelectronics, Inc. Method for forming contact vias in integrated circuits
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
KR970007601B1 (en) * 1993-03-15 1997-05-13 Hyundai Electronics Ind Method of forming contact hall of a semiconductor device
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
KR0121106B1 (ko) * 1994-02-15 1997-11-10 김주용 반도체 소자의 금속배선 형성방법
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
KR0186085B1 (ko) * 1995-09-02 1999-04-15 문정환 배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054941A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
JP4202450B2 (ja) 2008-12-24
US5985746A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
JPH10189732A (ja) 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法
US5410185A (en) Internal bridging contact
US6156643A (en) Method of forming a dual damascene trench and borderless via structure
JP2578193B2 (ja) 半導体素子の製造方法
JP2587857B2 (ja) 埋込み多重レベル間相互接続体装置
JP2720796B2 (ja) 半導体装置の製造方法
US4837051A (en) Conductive plug for contacts and vias on integrated circuits
US6239017B1 (en) Dual damascene CMP process with BPSG reflowed contact hole
JP2000100938A (ja) 半導体装置の多層配線構造
JP2519217B2 (ja) 相互接続導体を形成する方法
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
WO1988004831A1 (en) Conductive plug for contacts and vias on integrated circuits
EP0463330A2 (en) Iterative self-aligned contact metallization process
EP3982399A1 (en) A method for producing an interconnect via
KR100440472B1 (ko) 반도체 소자 제조 방법
JPH0582518A (ja) コンタクト形成方法
JPH05206294A (ja) 集積回路用相互接続
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR19990084958A (ko) 이중 상감 구조물 및 그 제조 방법
KR100475137B1 (ko) 반도체 소자의 배선 형성 방법
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPH05109908A (ja) 多層配線の製造方法
JPH05267336A (ja) 位置合わせマークを用いた配線層の形成方法
JPH0268952A (ja) 半導体装置及びその製造方法
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees