KR19990084958A - 이중 상감 구조물 및 그 제조 방법 - Google Patents

이중 상감 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR19990084958A
KR19990084958A KR1019980017034A KR19980017034A KR19990084958A KR 19990084958 A KR19990084958 A KR 19990084958A KR 1019980017034 A KR1019980017034 A KR 1019980017034A KR 19980017034 A KR19980017034 A KR 19980017034A KR 19990084958 A KR19990084958 A KR 19990084958A
Authority
KR
South Korea
Prior art keywords
film
dielectric film
etch stop
dielectric
spacer
Prior art date
Application number
KR1019980017034A
Other languages
English (en)
Inventor
엘리스 이
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
로버트 에이치. 씨. 챠오.
유나이티드 세미컨덕터 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션, 로버트 에이치. 씨. 챠오., 유나이티드 세미컨덕터 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019980017034A priority Critical patent/KR19990084958A/ko
Publication of KR19990084958A publication Critical patent/KR19990084958A/ko

Links

Abstract

본 발명은 이중 상감 구조물(dual damascence structure) 및 그 제조 방법에 관한 것이다. 본 발명은 두 개의 정지막(stop layer)을 형성하기 위해 두 번의 주입 단계(implanting step)를 사용한다. 두 개의 정지막을 이용하여, 이방성 식각 단계(anisotropic etching step)에 의해 비아(via) 와 트렌치(trench)를 형성한다. 최종적으로, 비아와 트렌치가 도전막으로 채워지고 나면, 이중 상감 구조물의 형성이 완료된다. 본 발명은 선행 기술에서의 문제점인 식각 정지 제어의 어려움이 없다. 본 발명의 또 다른 장점은 종래의 기술에서 트렌치 마스크(trench mask)로서 멀티 마스크(multi mask)를 사용함에 반해, 본 발명은 트렌치 마스크로서 스페이서(spacer)를 사용한 점이다. 그러므로, 본 발명에서는 오정열이 발생하지 않는다.

Description

이중 상감 구조물 및 그 제조 방법(dual damascene structure and its manufacturing method)
본 발명은 일반적으로 반도체 구성요소와 그 제조 방법에 관한 것으로서, 구체적으로는 다층의 금속화(multi-level metalization), 상호연결 구성요소(interconnection component) 및 그 제조 방법에 관한 것이다.
반도체 집적회로의 집적도가 증가함에 따라, 소자를 연결하는데 필요한 상호연결의 수 또한 증가한다. 그러므로, 두 개 또는 그 이상의 금속층을 사용하는 설계가 집적회로 제조 방법에 있어서 하나의 표준이 되고 있다. 집적회로의 집적도를 증가시키면, 고 수율(production yield) 및 신뢰성(reliability)을 얻기란 쉽지 않다. 상감 구조물 제조 방법은 평평한 유전체 막에 트렌치를 형성하는 우선 식각(first etching)에 의해 상호연결 선을 만들고, 그다음 생성된 트렌치에 금속을 채우는 단계를 포함하는 제조 기술이다. 이러한 방법에서 반도체 기판을 쉽게 식각되지 않는 구리 금속으로 채울 수 있다. 그러므로, 이러한 방법은 서브쿼터 미크론 상호연결(subquarter micron interconnects)의 제조 산업에 있어서 가장 많이 선택되어지는 방법이다.
종래의 상감 공정 기술은 많은 문제점을 가지고 있었다. 예를 들면, 트렌치 라인(trench line)의 깊이(depth)를 조절하기 어렵고, 비아 양쪽벽의 프로파일(profile)을 표준화하기 어려우며, 또한 공정 창(process window)이 매우 협소하였다.
도1a 내지 도1d는 종래의 이중 상감 공정의 제조 단계를 도시한 단면도이다. 도1a에 도시한 바와 같이, 절연 막(102)는 반도체 기판(100)위에 증착된다. 그 다음, 마스크가 절연 막(102)위에 상호연결 패턴을 정하는데 사용된다. 식각 공정이 절연 막(102)에 트렌치(104)를 형성하기 위해 수행된다.
다음, 도1b를 참조하면, 두꺼운 포토레지스트막(106)이 트렌치를 채우면서 절연 막(102)위에 생성된다. 그 다음, 정의 (defining)및 식각 공정이 이루어져 트렌치(104)에 있는 절연 막(102)의 표면이 노출되고, 1차 비아(108)가 형성된다.
그리고 나서, 도1c에 도시된 바와 같이, 식각 공정이 수행되어 1차 비아(108)내에 노출된 절연 막(102)의 일부분이 제거되어서 2차 비아(108')가 생성되고 반도체 기판(100)이 노출된다.
다음, 도1d에 도시된 바와 같이, 포토레지스트 막(106)이 제거되어 서로 다른 폭을 가진 제3 비아(110)가 생성된다. 도전 막(미도시)이 구조물 전체 위 에 생성된다. 그리고 나서, 연마(polishing) 공정이 진행되어 도전 막이 절연 막(102)위에서 제거된다. 이로써 이중 상감 구조물 제조 공정이 완료한다.
위에서 살펴본 종래의 기술에 따르면 이중 상감 구조물 제조 방법은 문제점이 있다. 트렌치가 생성된 다음에는, 제1 비아를 생성하기 위해 사진석판술(photolithography) 단계가 꼭 필요하다. 그리고, 제1 비아의 폭은 트렌치보다 좁다. 그래서, 정의 공정중에 패턴의 오정렬이 발생한다. 더나아가서, 제2 비아의 영상비(aspect ratio)가 크기 때문에, 식각해서 비아를 형성하기가 어렵다.
도2a 내지 도2e는 다른 종래의 이중 상감 공정의 제조 방법을 도시한 단면도이다. 도2a에 도시된 바와 같이, 반도체 기판(200) 전면에 절연 막(202)이 증착된다. 그러고 나서, 절연 막(202) 위에 상호연결 패턴을 정의하기 위해 마스크가 사용된다. 식각 공정이 절연 막(202)내에 트렌치(204)가 형성되도록 수행되어, 반도체 기판(200)의 표면이 노출된다.
다음, 도2b를 참조하면, 포토레지스트 막(206)이 비아(204)를 채우면서 절연 막(202) 위에 생성된다. 그리고 나서, 도2c에 도시된 바와 같이, 마스크패턴에 의해 포토레지스트 막(206)내에 트렌치(208)의 패턴을 정의하고, 원하지 않는 포토레지스트막(206)은 제거되어 절연막(202)의 일부분이 노출된다. 포토레지스트 플러그(206')는 비아(204)내에 남아있다. 트렌치(208)의 폭은 비아(204)의 폭보다 넓다.
도2d를 참조하면, 이어서 식각 단계가 포토레지스트 막(206)내의 트렌치 패턴(208)에 의해 트렌치(208')가 형성 되도록 절연막(202) 상에 수행된다.
다음, 도2e에 도시된 바와 같이, 포토레지스트 막(206)과 포토레지스트 플러그(206')가 제거된다. 도전 막(미도시)이 전체 구조물 상에 형성된다. 그리고 나서, 연마(polishing) 공정이 수행되어 도전 막이 절연 막(202) 위에서 제거된다. 이로써, 이중 상감 구조물의 형성이 끝이 난다.
상술한 방법도 역시 문제점이 있다. 상기의 방법은 예를 들면, 절연 막내에 식각 정지 막이 없다. 따라서, 트렌치 식각 공정에서 과도하게 식각될 수 있는 문제점이 있다. 집적 회로의 집적도가 증가하면 할수록, 비아내의 감광 플러그도 제거하기가 점점 더 어려워진다. 더 나아가서, 상기의 방법은 또한 다수의 사진석판술과 식각 공정이 필요하다 . 이로 인해 비아와 트렌치 생성 공정중 오정렬을 야기시킨다.
본 발명의 목적은 이중 상감 구조물과 그 제조 방법을 제공하는데, 있으며, 본 발명의 제조 방법은 식각 정지 막을 형성하기 위하여 질소 주입 단계를 사용한다. 본 발명은 트렌치를 형성하는 식각 공정중, 식각 중지에 있어, 그 제어를 향상시켰다. 또한, 폴리실리콘이나 실리콘 질화막(silicon nitirde)을, 비아와 트렌치를 형성하는 단계에서 발생하는 오정렬을 감소시키기 위한 마스크로 사용한다.
도1a 내지 도1d는 종래의 이중 상감 공정의 제조 단계를 도시한 단면도;
도2a 내지 도2e는 또 다른 종래의 이중 상감 공정의 제조 단계를 도시한 단면도;
도3a 내지 도3i는 이중 상감 제조 방법의 바람직한 한 실시예의 공정 단계를 도시한 단면도;
도4a 내지 도4g는 이중 상감 제조 방법의 바람직한 또 다른 실시예의 공정 단계를 도시한 단면도.
(발명의 구성)
본 발명은 상기에서 도시된 목적을 달성하기 위해 새로운 이중 상감 구조물 형성 방법을 제공하고 있다. 유전체 막(dielectric layer)이 반도체 기판위에 형성된다. 패턴화된 마스크 막이 유전체 막 위에 형성된다. 질소 가스나 또는 질소 이온을 주입하는 제1 주입 단계가 수행된다. 그리고 나서, 열에 의한 어닐링 단계(annealing step)가 수행되어 유전체 막에 제1 식각 정지 막이 생성된다. 제1 식각 정지 막은 마스크 막에 대응하는 위치에서 비아 구멍(via opening)을 가지고 있다. 패턴화된 포토레지스트 막이 형성된다. 그리고 나서, 스페이서(spacer)가 포토레지스트 막의 측벽에 형성되고, 포토레지스트 막 아래의 스페이서 막은 잔존한다. 제2 주입 단계가 수행되어 유전체 막에 제2 식각 정지 막이 형성된다. 제2 식각 정지 막은 트렌치 구멍(trench opening)을 가지고 있다. 그리고 나서, 스페이서 막, 스페이서, 그리고 마스크 막이 제거된다. 이방성 식각 공정에 의해 유전체 막의 일부분이 제거되어 트렌치와 비아를 형성하다. 반도체 기판에 연결되는 이중 상감 구조물을 형성하기 위해, 도전 막(conductive layer)이 트렌치와 비아에 형성된다.
본 발명은 상기에 도시된 목적을 달성하기 위해서 또 다른 새로운 이중 상감 구조물 형성 방법을 제공하고 있다. 유전체 막이 반도체 기판위에 형성된다. 구멍을 가지고 있는 마스크 막이 유전체 막에 형성된다. 스페이서는 구멍의 측벽에 형성된다. 질소 이온을 주입하는 제1 주입 단계에 의해서, 주입 정지 막이 유전체 막에 형성된다. 상기 주입 정지 막은 스페이서에 의해 생성된 구멍에 대응하는 위치에 형성된다. 스페이서가 제거되고, 다른 트렌치 구멍이 마스크 막에 형성된다. 제2 주입 단계가 수행되어 유전체 막에 식각 정지 막이 형성된다. 상기의 식각 정지 막은 마스크 막의 구멍에 대응하는 위치에 생성된다. 주입 정지 막의 항주입 능력(antiimplanting ability)을 감소시키기 위해 제3 주입 단계가 수행된다. 주입 정지 막은 무응집성 구조(incohesive structure) 또는 산소형 구조(oxide-like structure)로 변환된다. 그리고 나서, 이방성 식각 공정이 수행되어 트렌치와 비아를 형성한다. 상기의 비아는 반도체 기판을 노출시킨다. 마지막으로 트렌치와 비아에 도전 막이 형성된다. 이렇게 해서 이중 상감 구조물의 형성이 끝이 난다.
(작용 및 실시예)
도 3a 내지 3i는 이중 상감 제조 방법의 바람직한 하나의 실시예의 공정단계를 도시한 단면도이다. 도 3a에 의하면, 유전체 막(302)가 반도체 기판(300)에 형성된다. 반도체 기판에 형성되는 소자는 많지만, 도를 간략하게 하기 위해 도시를 생략하였다. 유전체 막(302)는 20000Å의 두께를 가지는, 예를 들면, 이산화규소(silicon dioxide) 또는 보로포스포실리케이트 글래스 막(borophosphosilicate glass layer) 이다. 그리고 나서, 마스크 막(304)이 유전체 막(302) 위에 형성된다.
다음, 도3b에 의하면, 제1 주입 단계(I31)은 마스크 막(304)를 이용하여, 예를 들면, 질소 가스나 질소 이온과 같은 주입 물질을 유전체 막(302)에 주입 한다. 그리고 나서, 약 350oC-450oC에서 제1 식각 정지 막(306)을 형성하기 위해 어닐링 단계가 진행된다. 상기 제1 식각 정지 막은, 예를 들면 약 9000Å-10000Å 깊이에 있는 실리콘 질화 막(silicon nitride layer)이다. 상기 어닐링 단계의 온도 범위는 주입물의 확산에 영향을 미치지 않는 범위내에서 조절된다. 미국 특허 (특허번호 5,314,843)는 일정한 농도를 가진 일정한 깊이 내로 반응 물질을 주입 하기 위한 주입 에너지(implanting energy) 제어에 관한 주입 방법을 기술하고있다.
그리고 나서, 도3c에 의하면, 제1 식각 정지 막(306)이 형성된 다음, 스페이서 막(308)이, 예를 들면, 티타늄 질화 막(titanium nitrogen layer) 또는 폴리실리콘 스페이서가 예를 들면 화학 증착 방법(chemical vapor deposition method)에 의해 유전체 막(302) 과 마스크 막(304)에 형성된다. 그 다음, 포토레지스트 막(309)이 스페이서(308)에 형성된다.
다음, 도3d에 의하면, 마스크 막(304)의 양쪽 벽에 스페이서(308')를 형성하고, 스페이서(308'')를 제2 포토레지스트 막(309) 하부에 남기도록 하기 위하여, 스페이서 막(308)의 일부와 포토레지스트 막(309)이 마스크 막(304)의 상부 표면이 노출될 때까지 제거된다. 포토레지스트 막(309), 스페이서(308')와 스페이서(308'')이 트렌치 마스크를 구성한다.
도3e에 도시된 바와 같이, 제2 주입 단계에서는 주입물, 예를 들면 질소이온을 유전체 막(302)에 주입한다. 그리고 나면, 어닐링 단계가 약 350oC-450oC에서 진행되어 제2 식각 정지 막(310)을 형성한다. 상기 식각 정지막은 예를 들면, 실리콘 질화 막으로서 트렌치 마스크를 사용하여 약 1000-2000Å의 깊이에 형성된다. 미국 특허 (특허번호 5,314,843)는 일정한 농도를 가진 일정한 깊이 내로 반응 물질을 주입 하기 위한 주입 에너지 제어에 관한 주입 방법이 기재되어 있다.
도3f를 참조하면, 상기 공정이 끝난 다음 트렌치 마스크가 제거된다. 유전체 막(302)내에 제1 식각 정지 막(306) 및 제2 식각 정지 막(310)이 형성된다. 제1 식각 정지 막(306)은 비아를 형성하는 데 사용되는 구멍을 가지고 있으며, 제2 식각 정지 막(310)은 트렌치를 형성하는데 사용되는 구멍을 가지고 있다. 제1 식각 정지 막(306)의 구멍 크기는 마스크 막에 대응하고, 제2 식각 정지 막(310)의 구멍크기는 트렌치 마스크의 구멍 크기에 대응한다. 그러므로, 트렌치의 크기가 비아 보다 크다.
도3g를 참조하면, 이방성 식각 공정과 제1 식각 정지 막(306) 및 제2 식각 정지 막(310)을 사용하여 유전체 막(302)의 일부가 제거된다. 상기 제1 식각정지 막(306)과 제2 식각 정지막(310)은 하부의 유전체 막(302)이 식각되는 것을 방지하는 역할을 한다. 더나아가서, 제1 식각 정지 막(306)과 제2 식각 정지 막(310)은 구멍을 가지고 있다. 그러므로 트렌치/비아(312) 와 트렌치(313)가 식각 공정중에 생성된다. 또 반도체 기판은 비아(312)에 의해 노출된다.
다음, 도3h를 참조하면, 도전 막(314)이 도3g에 도시된 구조물위에 형성된다. 상기 도전 막(314)은 금속, 예를 들며 구리, 알루미늄 합금, 또는 알루미늄-구리합금으로 만들어진다.
도3i를 참조하면, 트렌치/비아(312)와 비아(313)에서 상호연결 구조(314')를 형성하기 위해 제2 식각 정지 막(310)위의 도전 막(314)은, 예를 들면 CMP법(chemical mechanical polishing method)에 의해 제거된다. 이렇게 하면 이중 상감 구조물이 완성된다.
도4a 내지 도4g는 이중 상감 제조 방법의 바람직한 또 다른 하나의 실시예의 공정 단계를 도시한 단면도이다.
먼저, 도4a를 참조하면, 유전체 막(402)이 반도체 기판(400)에 형성된다. 반도체 기판에 형성되는 소자는 많지만, 도의 단순화를 위해 생략하였다. 유전체 막(402)은 예를 들며 이산화규소 또는 보로포스포실리케이트 글래스 막으로, 두께가 약 20000Å이다. 구멍을 가지고 있는 마스크 막(404)이 유전체 막(402)위에 형성된다.
다음, 도4b를 참조하면, 스페이서 막(406), 예를 들면 티타늄 질화 막이나 폴리실리콘이, 예를 들며 화학 증착 방법에 의해 도4a에 도시된 구조물위에 생성된다.
도4c에 도시된 바와 같이, 스페이서(406)의 일부분이, 예를 들며 에치백(etch back)방법에 의해 제거되어 마스크 막(404) 양쪽벽의 구멍에 스페이서(406')가 형성된다. 그렇게 하면, 주입 반응물을 유전체 막(402)에 주입하는 제1 주입 공정(I41)으로, 주입 정지 막(408)이 마스크 막(404)과 스페이서(406')에 의해 생성된다. 상기 주입 반응물은 예를 들면 질소 이온이다. 상기 주입 정지 막(408)은 예를 들면 실리콘 질화 막으로서 깊이는 약 1000Å-2000Å에 있다. 미국 특허 (특허번호 5,314,843)는 일정한 농도를 가진 일정한 깊이 내로 반응물질을 주입하기 위한 주입 에너지 제어에 관한 주입 방법이 개시되어 있다. 주입 정지 막(408)의 크기는 상기 스페이서(406')와 마스크 막(404)에 형성된 구멍과 동일하다.
다음, 도4d를 참조하면, 스페이서(406')가 제거되고 나면, 트렌치 구멍을 형성하기 위한 또 다른 정의 공정이 진행된다. 제2 주입 공정(I42)에서는 주입 반응 물질 예를 들면 질소 이온이 유전체 막(402)으로 주입 된다. 그리고 나서, 식각 정지 막(410)을 형성하기 위한 어닐링 단계가 높은 온도에서 진행된다. 상기 식각 정지 막(410)은 예를 들면 실리콘 질화 막으로서 깊이가 약 9000Å-10000Å이다. 미국특허(특허번호 제 5,314,843)를 다시 참조하면, 일정한 농도를 가진 일정한 깊이 내로 반응물질을 주입 하기 위한 주입 에너지 제어에 관한 주입 방법이 개시되어 있다. 제2 주입 공정(I42)에서 주입 정지 막(408)과 마스크 막(404)이 장벽 막으로 작용하기 때문에 식각 정지 막(410)이 상기 주입 정지 막(408과 마스크 막(404)의 아래에 형성되지 않는다.
그리고 나서, 도4e를 참조하면, 고온의 어닐링 단계를 행하지 않고 주입 반응 물질인 산소 가스를 주입 정지 막(408)에 주입 하므로써, 제3 주입 공정(I43)이 진행되어 주입 정지 막(408)이 무응집성 구조(408')로 전환된다. 그러나, 고온의 어닐링 단계를 행하면, 유전체 막과 유사한 막(dielectric layer- like layer)이 생성된다. 제3 주입 공정(I43)은 실리콘 질화 막의 결정을 파괴하거나 또는 실리콘 질화 막을 감소시킴으로써 산소모양 구조를 형성한다. 그러므로 그러한 실리콘 질화막은 주입 정지 막(408)의 장벽 능력을 제거한다.
그리고 나서, 도4f를 참조하면, 예를 들며 이방성 식각 공정에 의해서, 유전체 막(402)의 일부분이, 반도체 기판(400)을 노출시키기 위해서 제거된다. 상기 반도체 기판(400)의 노출에서, 장벽 막으로 마스크 막(404)과 식각 정지 막(410)을 사용한다. 그러므로, 마스크 막(404)과 식각 정지 막(410)의 아래에 있는 유전체 막(402)이 제거되지 않고 최종적으로 트렌치/비아(412)와 트렌치(413)가 형성된다.
다음, 도4g에 도시된 바와 같이, 도전막 예를 들어 금속 막이 도4f에 도시된 구조물 전면에 형성된다. 도전 막에 사용되는 물질은 구리, 알루미늄, 알루미늄 합금, 또는 알루미늄-구리 합금이 될 수 있다. 마스크막 위(404)의 도전 막은 예를 들면 화학 증착 방법에 의해 제거되어 트렌치/비아(41)2와 트렌치(413)에 있는 상호연결 구조(414)를 형성한다. 이것으로서, 이중 상감 구조물형성이 완료된다.
본 발명의 특징은 유전체 막내에 두 개의 식각 정지막을 형성하는 두 단계의 주입 공정을 포함하는 것이다. 본 발명은 선행기술에서와 같은 식각 정지 제어의 어려움이 없다.
본 발명의 또 다른 특징은 이중 상감 구조물과 그 제조 방법을 제공하는데 있다. 선행 기술이 트렌치 마스크로서 두 개의 마스크를 사용함에 반해, 본 발명은 트렌치 마스크로서 스페이서를 사용한다. 따라서, 본 발명에서는 종래 기술에서의 오정렬이 일어나지 않는다.
비록 본 발명이 예시와 바람직한 실시예에 의해서 설명되었지만, 본 발명이 여기에 한정되는 것은 아니다. 오히려, 여러 가지의 변형 및 유사한 배열과 공정에도 미친다. 그러므로, 특허청구의 범위의 영역은 상기의 변형 및 유사한 배열과 공정을 모두 포함하도록 가장 넓게 해석되어야 한다.

Claims (76)

  1. 반도체 기판;
    상기 반도체 기판위에 형성된 유전체 막;
    상기 유전체 막내에 형성되고, 제1 구멍을 갖는 제1 식각 정지 막;
    상기 유전체 막내에 형성되고, 상기 제1 식각 정지 막의 상기 제1 구멍에 해당하는 위치에 생성된 제2 구멍이 있는 제2 식각 정지 막; 및
    상기 유전체 막, 상기 제1 식각 정지 막, 상기 제2 식각 정지 막에 형성된 상호 연결 구조물을 포함하는 이중 상감 구조물.
  2. 제 1 항에 있어서,
    상기 유전체 막의 두께가 약 20000Å인 이중 상감 구조물.
  3. 제 1 항에 있어서,
    상기 유전체 막이 이산화 규소인 이중 상감 구조물.
  4. 제 1 항에 있어서,
    상기 유전체 막이 보로포스포실리케이트 글래스 막인 이중 상감 구조물.
  5. 제 1 항에 있어서,
    상기 유전체 막이 낮은 유전체 물질인 이중 상감 구조물.
  6. 제 1 항에 있어서,
    상기 유전체 막에, 상기 반도체 기판의 표면에서 하부로 깊이 약 10000Å정도에 상기 제1 식각 정지 막이 형성되는 이중 상감 구조물.
  7. 제 1 항에 있어서,
    상기 제1 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물.
  8. 제 7 항에 있어서,
    상기 실리콘 질화 막이 반응 물질을 상기 유전체 막에 주입하고 어닐링 단계를 행하므로서 형성되는 이중 상감 구조물.
  9. 제 8 항에 있어서,
    상기 주입 반응 물이 질소 또는 질소 이온인 이중 상감 구조물.
  10. 제 8 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물.
  11. 제 1 항에 있어서,
    상기 제2 식각 정지 막이 상기 제1 식각 정지 막보다 약 8000Å정도 높은 이중 상감 구조물.
  12. 제 11 항에 있어서,
    상기 제2 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물.
  13. 제 12 항에 있어서,
    질소 또는 질소 이온을 유전체 막에 주입하여 반응시키므로서 상기 실리콘 질화 막이 형성되는 이중 상감 구조물.
  14. 제 1 항에 있어서,
    상기 제2 구멍의 크기가 상기 제1 구멍보다 큰 이중 상감 구조물.
  15. 반도체 기판;
    상기 반도체 기판위에 형성되는 유전체 막;
    제1 구멍이 있으며, 제1 반응 물질을 상기 유전체 막에 주입시키고 나서 제1 어닐링 단계를 수행하므로써, 상기 유전체 막위에 형성되는 제1 실리콘 질화 막; 및
    상기 제1 실리콘 질화 막의 구멍에 대응하는 위치에 제2 구멍을 가지고 있으며, 제2 반응 물질을 상기 유전체 막에 주입하고 나서 제2 어닐링 단계를 수행하므로서 상기 제1 구멍의 크기보다 더 큰 크기의 구멍을 가지고 있는 상기 유전체 막에 형성된 제2 실리콘 질화 막을 포함하는 이중 상감 구조물.
  16. 제 15 항에 있어서,
    상기 유전체 막의 두께가 약 20000Å인 이중 상감 구조물.
  17. 제 15 항에 있어서,
    상기 유전체 막이 이산화 규소인 이중 상감 구조물.
  18. 제 15 항에 있어서,
    상기 유전체 막이 보로포스포실리케이트 글래스 막인 이중 상감 구조물.
  19. 제 15 항에 있어서,
    상기 유전체 막이 낮은 유전체 물질인 이중 상감 구조물.
  20. 제 15 항에 있어서,
    상기 유전체 막에 상기 반도체 기판의 표면에서 깊이 약 10000Å정도에 실리콘 질화 막이 형성되는 이중 상감 구조물.
  21. 제 15 항에 있어서,
    상기 제1 반응 물질이 질소 또는 질소 이온인 이중 상감 구조물.
  22. 제 15 항에 있어서,
    상기 제1 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물.
  23. 제 15 항에 있어서,
    상기 제2 반응 물질이 질소 또는 질소 이온인 이중 상감 구조물.
  24. 제 15 항에 있어서,
    상기 제2 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물.
  25. 제 15 항에 있어서,
    상기 제2 실리콘 질화 막이 상기 제1 실리콘 질화 막보다 약 8000Å정도 높은 이중 상감 구조물.
  26. 반도체 기판을 제공하는 공정;
    상기 반도체 기판위에 유전체 막을 형성하는 공정;
    상기 유전체 막에 패턴화된 마스크를 형성하는 공정;
    상기 유전체 막에 비아 구멍이 있는 제1 식각 정지 막을 형성하는 제1주입 공정을 수행하는 공정;
    상기 마스크 막에 스페이서 막을 형성하는 공정;
    상기 스페이서 막에 패턴화된 포토레지스트 막을 형성하는 공정;
    상기 마스크 막의 측벽에 스페이서를 형성하며, 스페이서를 상기 포토레지스트 막 아래에 남아있게 하기 위해 상기 포토레지스트 막과 스페이서의 일부분을 제거하는 공정;
    트렌치 구멍을 가지고 있는 제2 식각 정지 막을 상기 유전체 막에 형성하기 위한 제2 주입 공정을 수행하는 공정;
    상기 스페이서막, 스페이서, 그리고 마스크 막을 제거하는 공정;
    상기 반도체 기판, 제1 식각 정지 막, 그리고 제2 식각 정지 막을 노출시키기 위해 상기 유전체 막의 일부분을 제거하는 공정;
    상기 반도체 기판, 제1 식각 정지 막, 그리고 제2 식각 정지 막에 도전 막을 형성하는 공정; 및
    이중 상감 구조물을 형성하기 위해 상기 제2 식각 정지 막위의 상기 도전 막을 제거하는 공정을 포함하는 이중 상감 구조물 제조 방법.
  27. 제 26 항에 있어서,
    상기 유전체 막의 두께가 약 20000Å인 이중 상감 구조물 제조 방법.
  28. 제 26 항에 있어서,
    상기 유전체 막이 이산화 규소인 이중 상감 구조물 제조 방법.
  29. 제 26 항에 있어서,
    상기 유전체 막이 보로포스포실리케이트 글래스 막인 이중 상감 구조물 제조 방법.
  30. 제 26 항에 있어서,
    상기 유전체 막이 낮은 유전체 물질인 이중 상감 구조물 제조 방법.
  31. 제 26 항에 있어서,
    상기 유전체 막에 상기 반도체 기판의 표면에서 깊이 약 10000Å정도에 상기 제1 식각 정지 막이 형성되는 이중 상감 구조물 제조 방법.
  32. 제 26 항에 있어서,
    상기 제1 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물 제조 방법.
  33. 제 32 항에 있어서,
    상기 실리콘 질화 막이 주입 반응 물질을 상기 유전체 막에 주입하고 상기 어닐링 단계를 행하므로서 형성되는 이중 상감 구조물 제조 방법.
  34. 제 33 항에 있어서,
    상기 주입 반응 물이 질소또는 질소 이온인 이중 상감 구조물 제조 방법.
  35. 제 33 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물 제조 방법.
  36. 제 26 항에 있어서,
    상기 제2 식각 정지 막이 상기 제1 식각 정지 막보다 약 8000Å정도 높은 이중 상감 구조물 제조 방법.
  37. 제 26 항에 있어서,
    상기 제2 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물 제조 방법.
  38. 제 37 항에 있어서,
    상기 실리콘 질화 막이 상기 주입 반응 물질을 유전체 막에 주입하므로서 형성되는 이중 상감 구조물 제조 방법.
  39. 제 38 항에 있어서,
    상기 반응물이 질소 또는 질소 이온인 이중 상감 구조물 제조 방법.
  40. 제 38 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물 제조 방법.
  41. 제 26 항에 있어서,
    상기 스페이서가 폴리실리콘인 이중 상감 구조물 제조 방법.
  42. 제 26 항에 있어서,
    상기 스페이서가 티타늄 질소인 이중 상감 구조물 제조 방법.
  43. 제 26 항에 있어서,
    에치 백 방법으로 상기 마스크 막과 상기 스페이서 막의 일부분이 제거되는 이중 상감 구조물 제조 방법.
  44. 제 26 항에 있어서,
    상기 제2 식각 정지 막을 CMP 공정으로 제거하는 이중 상감 구조물 제조 방법.
  45. 반도체기판;
    상기 반도체 기판위에 형성되는 유전체 막;
    상기 유전체 막에 형성되고 상기 반도체 기판을 노출시키는 비아;
    상기 유전체 막에 형성되는 트렌치;
    상기 트레치와 상기 유전체 막의 접촉면(interface)에 형성되는 식각 정지막; 및
    상기 트렌치와 상기 비아에 형성되는 상호 연결 구조를 포함하는 이중 상감 구조물 .
  46. 제 45 항에 있어서,
    상기 유전체 막의 두께가 약 20000Å인 이중 상감 구조물.
  47. 제 45 항에 있어서,
    상기 유전체 막이 이산화 규소인 이중 상감 구조물.
  48. 제 45 항에 있어서,
    상기 유전체 막이 보로포스포실리케이트글래스 막인 이중 상감 구조물.
  49. 제 45 항에 있어서,
    상기 유전체 막이 낮은 유전체 물질인 이중 상감 구조물.
  50. 제 45 항에 있어서,
    상기 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물.
  51. 제 50 항에 있어서,
    상기 실리콘 질화 막이 주입 반응 물질을 상기 유전체 막에 주입하고 어닐링 단계를 행하므로서 형성되는 이중 상감 구조물.
  52. 제 51 항에 있어서,
    상기 반응 물이 질소 또는 질소 이온인 이중 상감 구조물.
  53. 제 51 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물.
  54. 반도체 기판을 제공하는 공정;
    상기 반도체 기판위에 유전체 막을 형성하는 공정;
    상기 유전체 막에 제1 구멍을 가지고 있는 마스크 막을 형성하는 공정;
    상기 제1 구멍의 측벽에 스페이서를 형성하는 공정;
    상기 유전체 막의 상부 표면으로부터 떨어져 제1 깊이를 가지는 주입 정지 막을 유전체 막에 형성하기 위한 제1 주입 공정을 수행하는 공정;
    스페이서를 제거하고 상기 마스크 막에 제2 구멍을 정의하는 공정;
    상기 유전체 막의 상부 표면으로부터 떨어져 제2 깊이를 가지는 식각 정지 막을 상기 유전체 막에 형성하기 위한 제2 주입 공정을 수행하는 공정;
    상기 주입 정지 막의 항주입 능력을 감소시키기 위한 제3 주입 공정을 수행하는 공정;
    트렌치와 반도체 기판을 노출시기는 비아를 형성하기 위해 상기 유전체 막의 일부분을 제거하는 공정;
    도전 막을 상기 트렌치, 비아내에 그리고 유전체 막위에 형성하는 공정; 및
    상기 유전체 막위의 상기 도전 막과 마스크 막을 제거하는 공정을 포함하는 이중 상감 구조물 제조 방법.
  55. 제 54 항에 있어서,
    상기 유전체 막이 이산화 규소인 이중 상감 구조물 제조 방법.
  56. 제 54 항에 있어서,
    상기 유전체 막이 보로포스포실리케이트 글래스 막인 이중 상감 구조물 제조 방법.
  57. 제 54 항에 있어서,
    상기 유전체 막이 낮은 유전체 물질인 이중 상감 구조물 제조 방법.
  58. 제 54 항에 있어서,
    상기 스페이서 형성단계가
    상기 반도체 기판위에 상기 스페이서 막을 형성하는 공정과
    상기 구멍의 측벽에 상기 스페이서를 형성하기 위해 상기 스페이서 막의 일부분을 제거하는 공정을 포함하는 이중 상감 구조물 제조 방법.
  59. 제 58 항에 있어서,
    상기 스페이서 막이 폴리실리콘인 이중 상감 구조물 제조 방법.
  60. 제 58 항에 있어서,
    상기 스페이서 막이 티타늄 질소인 이중 상감 구조물 제조 방법.
  61. 제 58 항에 있어서,
    상기 스페이서 막의 일부분이 에치 백 방법으로 제거되는 이중 상감 구조물 제조 방법.
  62. 제 54 항에 있어서,
    상기 주입 정지 막이 실리콘 질화 막인 이중 상감 구조물 제조 방법.
  63. 제 62 항에 있어서,
    상기 실리콘 질화 막이 주입 반응 물질을 상기 유전체 막에 주입하고 상기 어닐링 단계를 행하므로서 형성되는 이중 상감 구조물 제조 방법.
  64. 제 63 항에 있어서,
    상기 주입 반응 물이 질소 또는 질소 이온인 이중 상감 구조물 제조 방법.
  65. 제 64 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물 제조 방법.
  66. 제 54 항에 있어서,
    상기 식각 정지 막이 실리콘 질화 막인 이중 상감 구조물 제조 방법.
  67. 제 66 항에 있어서,
    상기 실리콘 질화 막이 주입 반응 물질을 상기 유전체 막에 주입하고 상기 어닐링 단계를 행하므로서 형성되는 이중 상감 구조물 제조 방법.
  68. 제 67 항에 있어서,
    상기 반응 물이 질소 또는 질소 이온인 이중 상감 구조물 제조 방법.
  69. 제 67 항에 있어서,
    상기 어닐링 단계의 온도가 약 350oC-450oC인 이중 상감 구조물 제조 방법.
  70. 제 54 항에 있어서,
    상기 제1 깊이가 상기 제2 깊이보다 얕은 이중 상감 구조물 제조 방법.
  71. 제 54 항에 있어서,
    상기 유전체 막의 두께가 약 20000Å인 이중 상감 구조물 제조 방법.
  72. 제 54 항에 있어서,
    상기 제1 깊이가 약 1000Å-2000Å인 이중 상감 구조물 제조 방법.
  73. 제 54 항에 있어서,
    상기 제2 깊이가 약 10000Å인 이중 상감 구조물 제조 방법.
  74. 제 54 항에 있어서,
    상기 제3 주입 공정이 주입 물질인 산소 가스를 상기 주입 정지 막에 해당하는 위치에 주입 하여 상기 주입 정지 막을 무응집성 구조로 전환시키는 것을 포함하는 이중 상감 구조물 제조 방법.
  75. 제 54 항에 있어서,
    상기 제3 주입 공정이 주입 물질인 상기 산소 가스를 상기 주입 정지 막에 해당하는 위치에 주입 하고 상기 어닐링 단계를 수행하므로서 상기 주입 정지막을 상기 무응집성 구조로 전환시키는 것을 포함하는 이중 상감 구조물 제조 방법.
  76. 제 54 항에 있어서,
    CMP를 이용한 상기 도전 막과 마스크 막 제거 공정을 포함하는 이중 상감 구조물 제조 방법.
KR1019980017034A 1998-05-12 1998-05-12 이중 상감 구조물 및 그 제조 방법 KR19990084958A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980017034A KR19990084958A (ko) 1998-05-12 1998-05-12 이중 상감 구조물 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017034A KR19990084958A (ko) 1998-05-12 1998-05-12 이중 상감 구조물 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR19990084958A true KR19990084958A (ko) 1999-12-06

Family

ID=65891494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017034A KR19990084958A (ko) 1998-05-12 1998-05-12 이중 상감 구조물 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR19990084958A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112688A (ko) * 2000-06-10 2001-12-21 황인길 메탈 배선 형성 방법
KR100358503B1 (ko) * 2000-11-25 2002-10-30 주식회사 엘리아테크 유기 전계 발광 표시 패널 및 그 제조방법
KR100691933B1 (ko) * 2000-11-29 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112688A (ko) * 2000-06-10 2001-12-21 황인길 메탈 배선 형성 방법
KR100358503B1 (ko) * 2000-11-25 2002-10-30 주식회사 엘리아테크 유기 전계 발광 표시 패널 및 그 제조방법
KR100691933B1 (ko) * 2000-11-29 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Similar Documents

Publication Publication Date Title
US5933761A (en) Dual damascene structure and its manufacturing method
KR100281692B1 (ko) 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
EP0391562B1 (en) Semiconductor devices incorporating a tungsten contact and fabrication thereof
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US5972759A (en) Method of making an integrated butt contact having a protective spacer
JPH09205145A (ja) 集積回路及びその製造方法
JP2720796B2 (ja) 半導体装置の製造方法
US5567270A (en) Process of forming contacts and vias having tapered sidewall
KR20010062111A (ko) 선택적 덧층을 이용한 집적회로 소자용 다층 인터커넥션제조 방법
KR100433488B1 (ko) 트랜지스터 형성 방법
US20050275109A1 (en) Semiconductor device and fabricating method thereof
JP2008503073A (ja) 層構造の製造方法
JP2003124144A (ja) 半導体素子の製造方法
KR100263905B1 (ko) 식각 장벽막 패턴을 이용한 콘택홀의 제조방법
KR19990084958A (ko) 이중 상감 구조물 및 그 제조 방법
JP2000243829A (ja) デュアル・ダマスク構造及びその製造方法
US5913150A (en) Method for manufacturing semiconductor device using spin on glass layer
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
US6599825B2 (en) Method for forming wiring in semiconductor device
US6358843B1 (en) Method of making ultra small vias for integrated circuits
JPH10209402A (ja) 半導体素子及びその製造方法
CN115116945A (zh) 半导体结构的形成方法及半导体结构
JP2003152074A (ja) 半導体装置の製造方法
KR100356476B1 (ko) 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application