JPS6376457A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6376457A
JPS6376457A JP21978886A JP21978886A JPS6376457A JP S6376457 A JPS6376457 A JP S6376457A JP 21978886 A JP21978886 A JP 21978886A JP 21978886 A JP21978886 A JP 21978886A JP S6376457 A JPS6376457 A JP S6376457A
Authority
JP
Japan
Prior art keywords
groove
layer
interconnection
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21978886A
Other languages
English (en)
Inventor
Motomori Miyajima
基守 宮嶋
Hiroshi Tokunaga
博司 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21978886A priority Critical patent/JPS6376457A/ja
Publication of JPS6376457A publication Critical patent/JPS6376457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 1層の配線層とコンタクト部とを1回のボリシングある
いはコントロールエツチングで形成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、とりわけ、多層
配線に適した埋込配線および埋込コンタクト部を1回の
ポリシングあるいはコントロールエツチングで形成する
方法に関する。
〔従来の技術〕
半導体装置の多層配線の代表的な製法は、アルミニム第
2層配線を形成後、psc等の層間絶縁膜を形成し、コ
ンタクト用のスルーホールを開口し、その上にアルミニ
ウム第2層配線を形成するものである。このような製法
によれば配線パターンの段差が上層になるほど積み重な
り、特にコンタクト部では段差が非常に大きいので、多
層化を妨げている。そこで、配線あるいはコンタクト部
を埋込構造にして平坦化を図り、より多層の配線を可能
にしようとすることが検討されている。
〔発明が解決しようとする問題点〕
上記の埋込配線あるいは埋込コンタクトはそれぞれ単独
の工程として遂行され、両者を組合せる場合でも埋込配
線を完全に形成した後、埋込コンタクトを形成するとい
う別々の工程で行なわれている。そのため、工程が簡略
化されず、また位置合せ余裕を見込む必要があり微細化
を妨げるといった問題がある。また、埋込配線を形成す
るために、ポリシングを行なうと段差部分に不必要な導
体材料が残るという問題がある。
〔問題点を解決するための手段〕
本発明は、上記の如き問題点を、第1の絶縁層に配線パ
ターンに相当しかつ下層配線の高さと上下配線間のコン
タクトの高さの合計の高さを有する溝を形成し、この溝
中を含む全面に、下層配線材料を下層配線の厚さだけ堆
積し、その上に下層配線に対して選択的にエツチングで
きるようにして上下配線間コンタクト用導体材料を少な
くとも上記溝が埋まるまで堆積し、上記コンタクト用導
体材料を少なくとも上記溝の長さ方向において上下配線
間コンタクトの形状にパターニングし、次いでこのパタ
ーニングで除去されて生じた上記溝中の空間部が埋まる
まで第2の絶縁層を形成し、そして全面でほぼ均一に除
去して第1の絶縁層の頂面を露出させ、よって絶縁層中
に埋込まれた下層配線と上下配線間コンタクトとを形成
する工程を含むことを特徴とする半導体装置の製造方法
を提供することによって達成する。
〔実施例〕
以下、図面を参照して実施例について説明する。
先ず、第1の実施例について第1図C参照を参照して説
明する。
第1図C参照。PSGその他の層間絶縁膜1上、に、後
でアルミニウムのエツチングの際にストッパーとして働
くことのできる第1マスク材、例えば5iJa  、T
i  、Moの薄膜(第1マスク層)2を形成した後、
m縁膜1に配線パターンに相当しかつ下層配線の高さと
コンタクト部の高さの合計高さに相当する深さの溝3を
形成する。
第1図C参照、溝3の中および第1マスク層2上に配線
材料、例えばアルミニウムを配線に必要な厚みで堆積す
る。こうして形成された第1アルミニウム層4上にアル
ミニウムよりも実質的に低いエツチング速度をとれる導
電性材料、例えばTi、Moを後のアルミニウムエツチ
ングのストッパー用に薄く堆積する。こうして形成され
る導電性ストッパ一層5は少なくとも溝3中の第1アル
ミニウム層4上に存在することが必要である。
第1図C参照。レジストを全面に塗布し、溝3中および
導電性ストッパ一層5上に頂面がほぼ平坦なレジスト層
6を形成する。
第1図CおよびD参照。次いで、レジスト層6と導電性
ストッパ一層5に対してほぼ等しいエツチング速度を有
するような条件下でいわゆるコントロールエツチングを
行ない、第1マスク層2上方のレジスト層6の一部と導
電性スト1.パ一層5と第1アルミニウム層4の一部を
除去する。このコントロールエツチングの目的は少なく
とも第1マスク層2上方(すなわち溝3中以外)の導電
性ストッパ一層5を除去し、かつ溝3中の導電性ストッ
パ一層5を残すことである。ただし、眉間絶縁膜1もエ
ツチングされてはならない。従って、第1マスク層2が
十分なストッパーの役割をするのであれば、第1マスク
層2上の第1アルミニウム層4は完全に除去されても構
わない。第1図りは第1アルミニウム層4が途中までエ
ツチングされた後、残った第1アルミニウム層4とほぼ
同じ高さに残ったであろうa3中および溝3上方のレジ
ストを、レジストだけを次に除去したときの様子を表わ
している。
第1図C参照。全面にアルミニウムを堆積して、少なく
とも溝3中がアルミニウムで完全に埋まるようにする。
この第2アルミニウム層7は上下配線間コンタクトとし
ての柱状電極を形成するためのものである。
第1図F参照。溝3中の第2アルミニウム層7を柱状電
極にパターニングするために、第2アルミニウム層7上
にレジスト層8を形成し、このレジスト層8を少なくと
も溝3の長さ方向において柱状電極すなわちコンタクト
部のパータンに合わせてパターニングした後(溝3の幅
方向には位置合わせ余裕を見込んで少し太き目のパター
ンにしたり、他の配線上のコンタクトとの整合を図るた
め線状パターンとしてもよい)、そのレジスト層8をマ
スクとして第2アルミニウム層を選択的にエツチングす
る。このとき、導電性ストッパ一層5がエツチングのス
トッパーとして働き、第1アルミニウム層4までエツチ
ングされるのを阻止する。そして、溝3中には第1アル
ミニウム層4による下層配線と第2アルミニウム層7に
もとづくコンタクト部とが形成されたことになる。この
後レジスト層8を除去した様子を第一1図Gに示す。
第1図H参照。全面に絶縁材料、例えばPSGの層を形
成し、少なくとも溝3中に残った空間を絶縁材料9で埋
める。それから、眉間絶縁膜1より上方に存在する絶縁
材料、第1および第2アルミニウム?(4)、また必要
に応じて第1マスク層2をエツチングで除去する。第1
マスクN2はエツチングのストッパーとして働くが、導
電性の場合には除去し、そうでない場合には残してもよ
い。エツチングにより頂面が平坦化された後、層間絶縁
膜1中には下層配線4とコンタクト部7が埋込構造で形
成されている。溝3中の残り部分は絶縁材料9が満たし
、下層配線4とコンタクト部7を完全に埋め込んでいる
本発明の第2の実施例では、第1図Bで導電性ストッパ
一層5を形成後、第2図に示す如く、その上に直ちに第
2アルミニウム層IOを形成してもよい。この場合、こ
の後レジストを全面塗布し、コントロールエツチングし
て第1マスク層2上方の第2アルミニウム層lOと導電
性ストッパ一層5を除去し、レジストを除去してから、
コンタクト部のパターニングを行ない、溝の残部を絶縁
材料で埋めた後エツチングして第1図Hの如き埋込配線
構造を形成することができる。また、第2アルミニウム
層10を形成後直ちにコンタクト部のパターニングを行
ない、溝の残部を絶縁材料で埋めてからエツチングして
も第1図Hの構造を得ることができる。
なお、上記の各実施例においてエツチングをコントロー
ルエツチングに代えてもよい。
〔発明の効果〕
以上の説明から明らかなように、本発明の方法によれば
、1回の溝形成と1回のエツチングを含む1度の配線工
程で1層の配線とコンタクト部の埋込構造を形成するこ
とができ、工程が簡略化される。また、配線とコンタク
ト部が同じ溝で形成されるので配線に対するコンタクト
部の位置合せ(パターニング)が容易である。関連して
、配線とコンタクト部とが自己整合的に形成され、位置
合せ余裕を大幅に見込む必要がないので微細配線に有利
である。コンタクト部形成の際眉間絶縁膜上の配線材料
は殆んどがエツチングで除去されるので、エツチングで
段差部に配線材料が残るおそれが従来より大幅に減少す
る。また、エツチングに代えてコントロールエツチング
による場合も同様である。
【図面の簡単な説明】
第1図A−Hは本発明の第1の実施例の工程要部におけ
る多層配線の要部破断斜視図、第2図は本発明あ第2の
実施例の第1図同様の図である。 1・・・層間絶縁膜、 2・・・第1マスク層、3・・
・溝、     4・・・第1アルミニウム層、5・・
・導電性ストッパー膜、 6・・・レジスト層、 7・・・第2アルミニウム層、
8・・・レジスト層、 9・・・絶縁材料、10・・・
第2アルミニウム層。 実施例(1)の工程

Claims (1)

    【特許請求の範囲】
  1. 1、第1の絶縁層に配線パターンに相当しかつ下層配線
    の高さと上下配線間のコンタクトの高さの合計の高さを
    有する溝を形成し、この溝中を含む全面に、下層配線材
    料を下層配線の厚さだけ堆積し、その上に下層配線に対
    して選択的にエッチングできるようにして上下配線間コ
    ンタクト用導体材料を少なくとも上記溝が埋まるまで堆
    積し、上記コンタクト用導体材料を少なくとも上記溝の
    長さ方向において上下配線間コンタクトの形状にパター
    ニングし、次いでこのパターニングで除去されて生じた
    上記溝中の空間部が埋まるまで第2の絶縁層を形成し、
    そして全面でほぼ均一に除去して第1の絶縁層の頂面を
    露出させ、よって絶縁層中に埋込まれた下層配線と上下
    配線間コンタクトとを形成する工程を含むことを特徴と
    する半導体装置の製造方法。
JP21978886A 1986-09-19 1986-09-19 半導体装置の製造方法 Pending JPS6376457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21978886A JPS6376457A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21978886A JPS6376457A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6376457A true JPS6376457A (ja) 1988-04-06

Family

ID=16741025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21978886A Pending JPS6376457A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6376457A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212917A (ja) * 1988-04-22 1990-01-17 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH0215619A (ja) * 1988-04-22 1990-01-19 Philips Gloeilampenfab:Nv 小寸法電気的コンタクトの形成方法
JPH0669199A (ja) * 1990-06-29 1994-03-11 Internatl Business Mach Corp <Ibm> メタラジ構造体及びその形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212917A (ja) * 1988-04-22 1990-01-17 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH0215619A (ja) * 1988-04-22 1990-01-19 Philips Gloeilampenfab:Nv 小寸法電気的コンタクトの形成方法
JPH0669199A (ja) * 1990-06-29 1994-03-11 Internatl Business Mach Corp <Ibm> メタラジ構造体及びその形成方法

Similar Documents

Publication Publication Date Title
JPH0215632A (ja) 半導体集積回路の製造方法
US5436199A (en) Pillar alignment and formation process
JPH1145874A (ja) 半導体装置の製造方法
JPS6376457A (ja) 半導体装置の製造方法
JPH0817918A (ja) 半導体装置及びその製造方法
JPH09306992A (ja) 半導体装置およびその製造方法
JPH0570301B2 (ja)
JPH01140645A (ja) 半導体集積回路装置の製造方法
KR0134108B1 (ko) 반도체 소자의 제조방법
JPS62264642A (ja) スル−ホ−ルの形成方法
JPH0661354A (ja) 半導体装置の製造方法
JPH0415926A (ja) 半導体装置の製造方法
JPH0621240A (ja) 半導体装置の配線接続構造及びその製造方法
JP2727587B2 (ja) 多層配線法
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
JPH02113553A (ja) 半導体集積回路の製造方法
JPH03155627A (ja) 半導体装置
JPH0555164A (ja) 半導体装置の製造方法
JPS6365643A (ja) 半導体装置の製造方法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPS6134956A (ja) 配線層の形成方法
JPS6281043A (ja) 半導体装置の製造方法
JPH041498B2 (ja)
JPH01207950A (ja) 半導体装置の製造方法