JPH01207950A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01207950A JPH01207950A JP3346788A JP3346788A JPH01207950A JP H01207950 A JPH01207950 A JP H01207950A JP 3346788 A JP3346788 A JP 3346788A JP 3346788 A JP3346788 A JP 3346788A JP H01207950 A JPH01207950 A JP H01207950A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- trenches
- lower layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、導電体よりなる配線が絶縁膜を介して複数層
積層される多層配線構造を有する半導体装置の製造方法
に関する。
積層される多層配線構造を有する半導体装置の製造方法
に関する。
半導体集積回路の高密度化に伴って多層配線構造も多く
採用されるようになっている。第２図（８）〜（８）は
従来の多層配線構造の下層配線の形成工程を示し、シリ
コン基板１上に酸化シリコン、窒化シリコンなどの絶縁
膜２を被着しく図ａ）、その上に例えばＭを用いる配線
金属３０をスパッタ法等により堆積させる （図ｂ）。
採用されるようになっている。第２図（８）〜（８）は
従来の多層配線構造の下層配線の形成工程を示し、シリ
コン基板１上に酸化シリコン、窒化シリコンなどの絶縁
膜２を被着しく図ａ）、その上に例えばＭを用いる配線
金属３０をスパッタ法等により堆積させる （図ｂ）。
次いでフォトレジストを塗布後露光して配線のパターン
と同一のレジストパターン４を形成しく図Ｃ）、このレ
ジストパターンをマスクとして配線層１１３０をエツチ
ングして配線３を形成する （図ｄ）。
と同一のレジストパターン４を形成しく図Ｃ）、このレ
ジストパターンをマスクとして配線層１１３０をエツチ
ングして配線３を形成する （図ｄ）。
しかし、このような配線の上に層間絶縁膜５を被着する
と、第１図Ｔｇ）に示すように絶縁膜の表面に凹凸が生
ずる。このまま上層配線を形成しようとすると、いわゆ
るステップカバレージの問題が生じ、上層配線の段切れ
や短絡が起こりやすくなる。これを防ぐため、下層間＆
ｌＩ３上の眉間絶縁膜５を平坦化する工程等が必要とな
り、工程数の増加およびそれに起因する歩留りの低下も
起こり得る。
と、第１図Ｔｇ）に示すように絶縁膜の表面に凹凸が生
ずる。このまま上層配線を形成しようとすると、いわゆ
るステップカバレージの問題が生じ、上層配線の段切れ
や短絡が起こりやすくなる。これを防ぐため、下層間＆
ｌＩ３上の眉間絶縁膜５を平坦化する工程等が必要とな
り、工程数の増加およびそれに起因する歩留りの低下も
起こり得る。
本発明の課題は、下層配線層に被覆する層間絶縁膜の表
面が平坦化工程を必要とすることなしに平坦である半導
体装置の製造方法を提供することにある。
面が平坦化工程を必要とすることなしに平坦である半導
体装置の製造方法を提供することにある。
上記の課題を解決するために、本発明は多層配線構造を
形成する際に、下層の絶縁膜上の配線パターンを形成す
べき部分以外をレジスト膜で覆ってエツチングして絶縁
膜に溝を形成し、次いでレジスト膜を残したまま全面に
溝を埋める厚さの配線金属を被着し、レジスト膜をその
上の配線金属と共に除去して溝内に配線を残したのち全
面を眉間絶縁膜により被覆するものとする。
形成する際に、下層の絶縁膜上の配線パターンを形成す
べき部分以外をレジスト膜で覆ってエツチングして絶縁
膜に溝を形成し、次いでレジスト膜を残したまま全面に
溝を埋める厚さの配線金属を被着し、レジスト膜をその
上の配線金属と共に除去して溝内に配線を残したのち全
面を眉間絶縁膜により被覆するものとする。
配線金属を被着後、溝以外の表面に残った配線金属をリ
フトオフ法で除去すれば、溝を埋めた配線金属が残り、
その上面は下層絶縁膜とほぼ同一面であるため、その上
を被覆する眉間絶縁膜の表面は平坦になり、上層配線の
ステップカバレージの問題がなくなる。
フトオフ法で除去すれば、溝を埋めた配線金属が残り、
その上面は下層絶縁膜とほぼ同一面であるため、その上
を被覆する眉間絶縁膜の表面は平坦になり、上層配線の
ステップカバレージの問題がなくなる。
第１図（５）〜（ｇｌは本発明の一実施例の下層配線の
形成工程を示し、第２図と共通の部分には同一の符号が
付されている。第１図（ａｌは第２図（ａ）と同様に絶
縁膜２を被着する工程であるが、図示しない位置にシリ
コン基板と下層配線との接続用のコンタクトホールを開
けたのち、フォトレジスト４ｏを塗布 （図ｂ）、次い
で露光により配線パターンの設けられる位置以外にレジ
ストパターン４を形成する （図Ｃ）。その後、レジス
トパターン４をマスクにして絶縁膜２を設けられる配線
の膜厚と同程度の５０００〜１００００人の深さだけエ
ツチングして溝６を形成する （図ｄ）。次に、レジス
ト膜４を残したままＭなどの配線金属３ｏをスパッタ法
、電子ビーム蒸着法、光ＣＶＤ法により堆積させ（図ｅ
）、さらにレジスト膜４を有機溶剤で溶かすと、リフト
オフによりその上の配線金属も除かれ、溝６の中の配線
３のみが残る （図ｆ）。配線３の上面は絶縁膜２の表
面とほぼ同一平面にあるから、その上に層間絶縁膜５を
被着した場合、第１図（幻に示すように表面にほとんど
凹凸は生ぜず、その上に設けられる上層配線の段切れ、
短絡のない安定した多層配線構造ができる。
形成工程を示し、第２図と共通の部分には同一の符号が
付されている。第１図（ａｌは第２図（ａ）と同様に絶
縁膜２を被着する工程であるが、図示しない位置にシリ
コン基板と下層配線との接続用のコンタクトホールを開
けたのち、フォトレジスト４ｏを塗布 （図ｂ）、次い
で露光により配線パターンの設けられる位置以外にレジ
ストパターン４を形成する （図Ｃ）。その後、レジス
トパターン４をマスクにして絶縁膜２を設けられる配線
の膜厚と同程度の５０００〜１００００人の深さだけエ
ツチングして溝６を形成する （図ｄ）。次に、レジス
ト膜４を残したままＭなどの配線金属３ｏをスパッタ法
、電子ビーム蒸着法、光ＣＶＤ法により堆積させ（図ｅ
）、さらにレジスト膜４を有機溶剤で溶かすと、リフト
オフによりその上の配線金属も除かれ、溝６の中の配線
３のみが残る （図ｆ）。配線３の上面は絶縁膜２の表
面とほぼ同一平面にあるから、その上に層間絶縁膜５を
被着した場合、第１図（幻に示すように表面にほとんど
凹凸は生ぜず、その上に設けられる上層配線の段切れ、
短絡のない安定した多層配線構造ができる。
本発明によれば、下層配線をその下の絶縁膜に形成した
溝の中に埋まるようにすることにより、その上面を被覆
する眉間絶縁膜に表面が平坦になり、ステップカバレー
ジの問題が平坦化工程を必要としないで解消した多層配
線構造が実現でき、製造歩留りも向上する。
溝の中に埋まるようにすることにより、その上面を被覆
する眉間絶縁膜に表面が平坦になり、ステップカバレー
ジの問題が平坦化工程を必要としないで解消した多層配
線構造が実現でき、製造歩留りも向上する。
第１図（ａ）〜（幻は本発明の一実施例の多層配線の下
層配線形成工程を順次示す断面図、第２図は従来の下層
配線形成工程を順次示す断面図である。 １：シリコン基板、２，５；絶縁膜、３；配線、３０：
配線金属、４ニレジストパターン。 −一一一一−Ｚ℃］ ３ｎ 一１ 第２図 第１図
層配線形成工程を順次示す断面図、第２図は従来の下層
配線形成工程を順次示す断面図である。 １：シリコン基板、２，５；絶縁膜、３；配線、３０：
配線金属、４ニレジストパターン。 −一一一一−Ｚ℃］ ３ｎ 一１ 第２図 第１図
Claims (1)
- （１）多層配線構造を形成する際に、下層の絶縁膜上の
配線パターンを形成すべき部分をレジスト膜で覆ってエ
ッチングして絶縁膜に溝を形成し、次いでレジスト膜を
残したまま全面に溝を埋める程度の厚さの配線金属を被
着し、レジスト膜をその上の配線金属と共に除去して溝
内に配線を残したのち全面を層間絶縁膜により被覆する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346788A JPH01207950A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3346788A JPH01207950A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207950A true JPH01207950A (ja) | 1989-08-21 |
Family
ID=12387352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3346788A Pending JPH01207950A (ja) | 1988-02-16 | 1988-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207950A (ja) |
-
1988
- 1988-02-16 JP JP3346788A patent/JPH01207950A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH01207950A (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPH0587973B2 (ja) | ||
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS63271954A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPH0289318A (ja) | 多層配線半導体集積回路装置の製造方法 | |
| JPH0582736B2 (ja) | ||
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS59195845A (ja) | 多層配線の製造方法 |