JP2561602B2 - 多層金属配線構造のコンタクトの製造方法 - Google Patents
多層金属配線構造のコンタクトの製造方法Info
- Publication number
- JP2561602B2 JP2561602B2 JP4323271A JP32327192A JP2561602B2 JP 2561602 B2 JP2561602 B2 JP 2561602B2 JP 4323271 A JP4323271 A JP 4323271A JP 32327192 A JP32327192 A JP 32327192A JP 2561602 B2 JP2561602 B2 JP 2561602B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- pattern
- interlayer insulating
- conductive layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims description 112
- 239000011229 interlayer Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高集積半導体素子の多
層金属配線構造のコンタクトの製造方法に関するもので
あり、特に、金属配線の間の層間絶縁層を平坦化するた
めにスピン・オン・グラス（ＳＯＧ）膜又はポリイミド
（Ｐｏｌｙｉｍｉｄｅ）を用いて、ステップカバリッジ
を向上させることができる多層金属配線構造のコンタク
トの製造方法に関する。
層金属配線構造のコンタクトの製造方法に関するもので
あり、特に、金属配線の間の層間絶縁層を平坦化するた
めにスピン・オン・グラス（ＳＯＧ）膜又はポリイミド
（Ｐｏｌｙｉｍｉｄｅ）を用いて、ステップカバリッジ
を向上させることができる多層金属配線構造のコンタク
トの製造方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】半導体素
子が極めて高集積化になるほど、多層金属配線構造が必
須的に用いられるが、このような多層金属配線構造では
段差が大いに発生される。したがって、下層金属配線と
上層金属配線との間の層間絶縁層上部に平坦化を目的に
ＳＯＧ膜（又はポリイミド層）を形成した後、ＳＯＧ膜
とその下部の層間絶縁層とのエッチング選択比を決定し
て、ＳＯＧ膜の所定の厚さをエッチバック（ＥｔｃｈＢ
ａｃｋ）することにより平坦に形成した後（ここで下部
金属配線の段差が小さい部分ではＳＯＧ膜が厚く形成さ
れ、下部金属配線の段差が大きい部分ではＳＯＧ膜が薄
く形成される）、平坦化されたＳＯＧ膜上部に所定厚さ
の層間絶縁層を形成し、そして、上部金属配線を下部金
属配線にコンタクトする部分の層間絶縁層を除去して多
数のコンタクトホールを形成するが、コンタクトホール
の深さが異なる場合、段差が大きい下部金属配線は段差
が小さい下部金属配線が露出されるまで、層間絶縁層の
エッチング工程に露出された状態に維持されることによ
り、段差が大きい金属配線の表面が損傷されることにな
る。かつ、コンタクトホールが深い下部金属配線では上
部金属配線をコンタクトするとき、ステップカバリッジ
の不良で素子の信頼性が低下される問題点が生じる。
子が極めて高集積化になるほど、多層金属配線構造が必
須的に用いられるが、このような多層金属配線構造では
段差が大いに発生される。したがって、下層金属配線と
上層金属配線との間の層間絶縁層上部に平坦化を目的に
ＳＯＧ膜（又はポリイミド層）を形成した後、ＳＯＧ膜
とその下部の層間絶縁層とのエッチング選択比を決定し
て、ＳＯＧ膜の所定の厚さをエッチバック（ＥｔｃｈＢ
ａｃｋ）することにより平坦に形成した後（ここで下部
金属配線の段差が小さい部分ではＳＯＧ膜が厚く形成さ
れ、下部金属配線の段差が大きい部分ではＳＯＧ膜が薄
く形成される）、平坦化されたＳＯＧ膜上部に所定厚さ
の層間絶縁層を形成し、そして、上部金属配線を下部金
属配線にコンタクトする部分の層間絶縁層を除去して多
数のコンタクトホールを形成するが、コンタクトホール
の深さが異なる場合、段差が大きい下部金属配線は段差
が小さい下部金属配線が露出されるまで、層間絶縁層の
エッチング工程に露出された状態に維持されることによ
り、段差が大きい金属配線の表面が損傷されることにな
る。かつ、コンタクトホールが深い下部金属配線では上
部金属配線をコンタクトするとき、ステップカバリッジ
の不良で素子の信頼性が低下される問題点が生じる。
【０００３】したがって、本発明は、上記の問題点を解
決するために、下部金属配線の上部に層間絶縁層とＳＯ
Ｇ膜（又はポリイミド層）を所定厚さに各々積層して、
コンタクト領域のＳＯＧ膜を等方性エッチングで除去し
た後、更に層間絶縁層を所定厚さに形成し、更にコンタ
クト領域の層間絶縁層を乾式エッチングで除去してコン
タクトホールを形成し、上部金属配線を下部金属配線に
コンタクトする半導体素子のコンタクトの製造方法を提
供することにその目的がある。
決するために、下部金属配線の上部に層間絶縁層とＳＯ
Ｇ膜（又はポリイミド層）を所定厚さに各々積層して、
コンタクト領域のＳＯＧ膜を等方性エッチングで除去し
た後、更に層間絶縁層を所定厚さに形成し、更にコンタ
クト領域の層間絶縁層を乾式エッチングで除去してコン
タクトホールを形成し、上部金属配線を下部金属配線に
コンタクトする半導体素子のコンタクトの製造方法を提
供することにその目的がある。
【０００４】
【課題を解決するための手段と作用】本願請求項１の多
層金属配線構造のコンタクトの製造方法は、シリコン基
板又は絶縁基板上に第１導電層パターンを形成し、この
第１導電層パターンを含む前記シリコン基板又は絶縁基
板上全体に絶縁層を形成する工程と、前記絶縁層上に、
複数の第２導電層パターンであって、そのうちの少なく
とも一つが前記第１導電層パターンの上方に位置するよ
うに形成されるため、前記シリコン基板又は絶縁基板か
ら各第２導電層パターンの上面までの高さが不均一であ
る複数の第２導電層パターンを形成する工程と、前記第
２導電層パターンを含む前記絶縁層上全体に、薄い厚さ
の第１層間絶縁層を形成する工程と、前記第１層間絶縁
層上に、厚さ５００〜４０００オングストロームのＳＯ
Ｇ膜を上面が平坦になるように塗布する工程と、前記Ｓ
ＯＧ膜上に、コンタクトマスクを用いて感光膜パターン
を形成する工程と、前記ＳＯＧ膜と第１層間絶縁層のエ
ッチング選択比が１０：１である等方性エッチングによ
り前記ＳＯＧ膜をエッチングし、前記第１導電層パター
ン上に形成された前記第１層間絶縁層を露出させた後、
前記感光膜パターンを除去する工程と、前記感光膜パタ
ーンを除去した後の、前記第１層間絶縁層の露出面を含
む前記ＳＯＧ膜上全体に、第２層間絶縁層を所定の均一
な厚さで形成する工程と、前記第２層間絶縁層上に前記
感光膜パターンと同一パターンの感光膜パターンを形成
する工程と、コンタクト領域の前記第２層間絶縁層と前
記第１層間絶縁層を乾式でエッチングして、前記第２導
電層パターンが露出した複数のコンタクトホールを形成
する工程とを含むことを特徴とする。
層金属配線構造のコンタクトの製造方法は、シリコン基
板又は絶縁基板上に第１導電層パターンを形成し、この
第１導電層パターンを含む前記シリコン基板又は絶縁基
板上全体に絶縁層を形成する工程と、前記絶縁層上に、
複数の第２導電層パターンであって、そのうちの少なく
とも一つが前記第１導電層パターンの上方に位置するよ
うに形成されるため、前記シリコン基板又は絶縁基板か
ら各第２導電層パターンの上面までの高さが不均一であ
る複数の第２導電層パターンを形成する工程と、前記第
２導電層パターンを含む前記絶縁層上全体に、薄い厚さ
の第１層間絶縁層を形成する工程と、前記第１層間絶縁
層上に、厚さ５００〜４０００オングストロームのＳＯ
Ｇ膜を上面が平坦になるように塗布する工程と、前記Ｓ
ＯＧ膜上に、コンタクトマスクを用いて感光膜パターン
を形成する工程と、前記ＳＯＧ膜と第１層間絶縁層のエ
ッチング選択比が１０：１である等方性エッチングによ
り前記ＳＯＧ膜をエッチングし、前記第１導電層パター
ン上に形成された前記第１層間絶縁層を露出させた後、
前記感光膜パターンを除去する工程と、前記感光膜パタ
ーンを除去した後の、前記第１層間絶縁層の露出面を含
む前記ＳＯＧ膜上全体に、第２層間絶縁層を所定の均一
な厚さで形成する工程と、前記第２層間絶縁層上に前記
感光膜パターンと同一パターンの感光膜パターンを形成
する工程と、コンタクト領域の前記第２層間絶縁層と前
記第１層間絶縁層を乾式でエッチングして、前記第２導
電層パターンが露出した複数のコンタクトホールを形成
する工程とを含むことを特徴とする。
【０００５】請求項２のものは、請求項１の製造方法に
おいてＳＯＧ膜の代りにポリイミド層を形成することを
特徴とする。
おいてＳＯＧ膜の代りにポリイミド層を形成することを
特徴とする。
【０００６】
【実施例】以下、添付された図面を参照として本発明を
詳細に説明することにする。
詳細に説明することにする。
【０００７】図１〜図３は、従来技術により多層金属配
線のコンタクトの製造方法を示すための半導体素子の断
面図である。
線のコンタクトの製造方法を示すための半導体素子の断
面図である。
【０００８】図１は、シリコン基板（１）（又は絶縁
層）に第１導電層パターン（２）（例えば、ゲート電
極）を形成した後、上部構造全体に絶縁層（３）を形成
し、第１導電層パターン（２）及びシリコン基板（１）
がある絶縁層（３）上部に第２導電層パターン（４Ａ及
び４Ｂ）を各々形成した後、全体的に第１層間絶縁層
（５）を所定厚さで形成し、その上にＳＯＧ膜（６）
（又はポリイミド）を第１層間絶縁層（５）の最上部表
面（Ａ）より高い厚さ（例えば、５００オングストロー
ム）を持ちながら平坦に形成した断面図である。
層）に第１導電層パターン（２）（例えば、ゲート電
極）を形成した後、上部構造全体に絶縁層（３）を形成
し、第１導電層パターン（２）及びシリコン基板（１）
がある絶縁層（３）上部に第２導電層パターン（４Ａ及
び４Ｂ）を各々形成した後、全体的に第１層間絶縁層
（５）を所定厚さで形成し、その上にＳＯＧ膜（６）
（又はポリイミド）を第１層間絶縁層（５）の最上部表
面（Ａ）より高い厚さ（例えば、５００オングストロー
ム）を持ちながら平坦に形成した断面図である。
【０００９】図２は、上記ＳＯＧ膜（６）と第１層間絶
縁層（５）とのエッチング選択比を決定して（例えば、
１：１）、第１導電層パターン（２）上部の第２導電層
パターン（４Ａ）上部面まで平坦にエッチバックした
後、それにより第１層間絶縁層（５）上部面の凹部のみ
ＳＯＧ膜（６′）が残ることになる。そして、その上部
に第１層間絶縁層（７）を所定厚さで形成した断面図で
ある。
縁層（５）とのエッチング選択比を決定して（例えば、
１：１）、第１導電層パターン（２）上部の第２導電層
パターン（４Ａ）上部面まで平坦にエッチバックした
後、それにより第１層間絶縁層（５）上部面の凹部のみ
ＳＯＧ膜（６′）が残ることになる。そして、その上部
に第１層間絶縁層（７）を所定厚さで形成した断面図で
ある。
【００１０】図３は、上記第２導電層パターン（４Ａ及
び４Ｂ）上部のコンタクト領域にある第１層間絶縁層
（５）と第２層間絶縁層（７）をエッチングし、第１コ
ンタクト・ホール（８Ａ）及び第２コンタクトホール
（８Ｂ）を各々形成した断面図である。
び４Ｂ）上部のコンタクト領域にある第１層間絶縁層
（５）と第２層間絶縁層（７）をエッチングし、第１コ
ンタクト・ホール（８Ａ）及び第２コンタクトホール
（８Ｂ）を各々形成した断面図である。
【００１１】ここで周知すべきことは、上記第１及び第
２コンタクトホール（８Ａ及び８Ｂ）を形成する過程で
第１コンタクトホール（８Ａ）は深さが浅く、第２コン
タクトホール（８Ｂ）は深いから、第１コンタクトホー
ル（８Ａ）下部の第２導電層パターン（４Ａ）の表面が
露出した後でも更にエッチングをすることにより、第２
コンタクトホール（８Ｂ）下部の第２導電層パターン
（４Ｂ）が露出される。したがって、第１コンタクトホ
ール（８Ａ）下部の第２導電層パターン（４Ａ）の上部
面がエッチング工程に過多に露出されて損傷を受けるこ
とになる。かつ、後工程にて第２層間絶縁層（７）上部
に第３導電層（図示省略）を堆積して下部の第２導電層
パターン（４Ａ及び４Ｂ）にコンタクトする場合、第１
コンタクトホールと第２コンタクトホールの段差が甚し
くステップカバリッジが不良になる。
２コンタクトホール（８Ａ及び８Ｂ）を形成する過程で
第１コンタクトホール（８Ａ）は深さが浅く、第２コン
タクトホール（８Ｂ）は深いから、第１コンタクトホー
ル（８Ａ）下部の第２導電層パターン（４Ａ）の表面が
露出した後でも更にエッチングをすることにより、第２
コンタクトホール（８Ｂ）下部の第２導電層パターン
（４Ｂ）が露出される。したがって、第１コンタクトホ
ール（８Ａ）下部の第２導電層パターン（４Ａ）の上部
面がエッチング工程に過多に露出されて損傷を受けるこ
とになる。かつ、後工程にて第２層間絶縁層（７）上部
に第３導電層（図示省略）を堆積して下部の第２導電層
パターン（４Ａ及び４Ｂ）にコンタクトする場合、第１
コンタクトホールと第２コンタクトホールの段差が甚し
くステップカバリッジが不良になる。
【００１２】図４〜図７は、本発明の実施例により多層
金属配線のコンタクトの製造方法を示す半導体素子の断
面図である。
金属配線のコンタクトの製造方法を示す半導体素子の断
面図である。
【００１３】図４は、図１と同じ方法で、シリコン基板
（１）（又は絶縁層）に第１導電層パターン（２）、絶
縁層（３）、第２導電層パターン（４Ａ及び４Ｂ）を形
成し、その上に薄い第１層間絶縁層（５Ａ）を形成した
後、ＳＯＧ膜（６）（又はポリイミド）を平坦に形成し
た半導体素子の断面図である。ここでＳＯＧ膜（６）の
厚さは、例えば段差が大きい部分（Ｂ）は５００オング
ストローム程度であり、段差が小さい部分（Ｃ）は４０
００オングストローム程度で形成される。
（１）（又は絶縁層）に第１導電層パターン（２）、絶
縁層（３）、第２導電層パターン（４Ａ及び４Ｂ）を形
成し、その上に薄い第１層間絶縁層（５Ａ）を形成した
後、ＳＯＧ膜（６）（又はポリイミド）を平坦に形成し
た半導体素子の断面図である。ここでＳＯＧ膜（６）の
厚さは、例えば段差が大きい部分（Ｂ）は５００オング
ストローム程度であり、段差が小さい部分（Ｃ）は４０
００オングストローム程度で形成される。
【００１４】図５は、図４の工程の後、感光膜（１１）
を塗布した後、コンタクトマスクを用いて感光膜パター
ン（１１Ａ）を形成した後、等方性エッチングのみに露
出された下部のＳＯＧ膜（６）を除去した断面図であ
り、ここで、ＳＯＧ膜（６）を等方性でエッチングする
にはＳＯＧ膜（６）と第１層間絶縁層（５Ａ）のエッチ
ング選択比を１０：１にすることができ、ＨＦが含まれ
た湿式エッチング又は乾式エッチングにすることができ
る。
を塗布した後、コンタクトマスクを用いて感光膜パター
ン（１１Ａ）を形成した後、等方性エッチングのみに露
出された下部のＳＯＧ膜（６）を除去した断面図であ
り、ここで、ＳＯＧ膜（６）を等方性でエッチングする
にはＳＯＧ膜（６）と第１層間絶縁層（５Ａ）のエッチ
ング選択比を１０：１にすることができ、ＨＦが含まれ
た湿式エッチング又は乾式エッチングにすることができ
る。
【００１５】図６は、図５の感光膜パターン（１１Ａ）
を除去した後、全体構造上部に第２層間絶縁層（７）を
所定の均一な厚さで形成した断面図であり、第２導電層
パターン（４Ｂ）上部の第２層間絶縁層が緩慢に形成さ
れていることを示す。
を除去した後、全体構造上部に第２層間絶縁層（７）を
所定の均一な厚さで形成した断面図であり、第２導電層
パターン（４Ｂ）上部の第２層間絶縁層が緩慢に形成さ
れていることを示す。
【００１６】図７は、コンタクト用感光膜パターン（図
示省略）を用いて予定されたコンタクト領域の第２層間
絶縁層（７）と第１層間絶縁層（５Ａ）を乾式でエッチ
ングし、第２導電層パターン（４Ａ及び４Ｂ）が露出さ
れた第１コンタクトホール（８Ａ）と第２コンタクトホ
ール（８Ｂ）を形成した断面図である。
示省略）を用いて予定されたコンタクト領域の第２層間
絶縁層（７）と第１層間絶縁層（５Ａ）を乾式でエッチ
ングし、第２導電層パターン（４Ａ及び４Ｂ）が露出さ
れた第１コンタクトホール（８Ａ）と第２コンタクトホ
ール（８Ｂ）を形成した断面図である。
【００１７】
【発明の効果】以上、説明したことの如く、本発明によ
れば、第１コンタクトホール（８Ａ）と第２コンタクト
ホール（８Ｂ）に垂直するコンタクト壁の深さが同一
で、下部の第２導電層パターン（４Ａ及び４Ｂ）が露出
される時間が同一し、エッチング時間が著しく減少され
ることにより第２導電層パターン（４Ａ）の損傷が防が
れ、かつ、第２コンタクトホール（８Ｂ）が形成された
第２層間絶縁層（７）が緩慢な傾斜を持って形成されて
いるので、その上部に形成する第３導電層（図示省略）
のステップカバリッジを向上することができる。
れば、第１コンタクトホール（８Ａ）と第２コンタクト
ホール（８Ｂ）に垂直するコンタクト壁の深さが同一
で、下部の第２導電層パターン（４Ａ及び４Ｂ）が露出
される時間が同一し、エッチング時間が著しく減少され
ることにより第２導電層パターン（４Ａ）の損傷が防が
れ、かつ、第２コンタクトホール（８Ｂ）が形成された
第２層間絶縁層（７）が緩慢な傾斜を持って形成されて
いるので、その上部に形成する第３導電層（図示省略）
のステップカバリッジを向上することができる。
【図１】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図２】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図３】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図４】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図５】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図６】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図７】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
１……シリコン基板（又は絶縁層） ２……第１導電層パターン ３……絶縁層 ４Ａ，４Ｂ……第２導電層パターン ５，５Ａ……第１層間絶縁層 ６……ＳＯＧ膜 ７……第２層間絶縁層 ８Ａ，８Ｂ……第１及び第２コンタクトホール
フロントページの続き (56)参考文献 特開 平３−268326（ＪＰ，Ａ) 特開 昭63−229840（ＪＰ，Ａ) 特開 平４−109620（ＪＰ，Ａ) 特開 平１−215044（ＪＰ，Ａ) 特開 平４−162626（ＪＰ，Ａ) 特開 平３−73521（ＪＰ，Ａ) 特開 平５−206290（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 多層金属配線構造のコンタクトの製造方
法において、 シリコン基板又は絶縁基板上に第１導電層パターンを形
成し、この第１導電層パターンを含む前記シリコン基板
又は絶縁基板上全体に絶縁層を形成する工程と、 前記絶縁層上に、複数の第２導電層パターンであって、
そのうちの少なくとも一つが前記第１導電層パターンの
上方に位置するように形成されるため、前記シリコン基
板又は絶縁基板から各第２導電層パターンの上面までの
高さが不均一である複数の第２導電層パターンを形成す
る工程と、 前記第２導電層パターンを含む前記絶縁層上全体に、薄
い厚さの第１層間絶縁層を形成する工程と、 前記第１層間絶縁層上に、厚さ５００〜４０００オング
ストロームのＳＯＧ膜を上面が平坦になるように塗布す
る工程と、 前記ＳＯＧ膜上に、コンタクトマスクを用いて感光膜パ
ターンを形成する工程と、 前記ＳＯＧ膜と第１層間絶縁層のエッチング選択比が１
０：１である等方性エッチングにより前記ＳＯＧ膜をエ
ッチングし、前記第１導電層パターン上に形成された前
記第１層間絶縁層を露出させた後、前記感光膜パターン
を除去する工程と、 前記感光膜パターンを除去した後の、前記第１層間絶縁
層の露出面を含む前記ＳＯＧ膜上全体に、第２層間絶縁
層を所定の均一な厚さで形成する工程と、 前記第２層間絶縁層上に前記感光膜パターンと同一パタ
ーンの感光膜パターンを形成する工程と、 コンタクト領域の前記第２層間絶縁層と前記第１層間絶
縁層を乾式でエッチングして、前記第２導電層パターン
が露出した複数のコンタクトホールを形成する工程とを
含むことを特徴とする多層金属配線構造のコンタクトの
製造方法。 - 【請求項２】 前記ＳＯＧ膜の代りにポリイミド層を形
成することを特徴とする、請求項１に記載の多層金属配
線構造のコンタクトの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-21955 | 1991-12-02 | ||
| KR1019910021955A KR100220297B1 (ko) | 1991-12-02 | 1991-12-02 | 다층금속 배선구조의 콘택제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669351A JPH0669351A (ja) | 1994-03-11 |
| JP2561602B2 true JP2561602B2 (ja) | 1996-12-11 |
Family
ID=19324002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4323271A Expired - Lifetime JP2561602B2 (ja) | 1991-12-02 | 1992-12-02 | 多層金属配線構造のコンタクトの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5354713A (ja) |
| JP (1) | JP2561602B2 (ja) |
| KR (1) | KR100220297B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022835A (zh) * | 2016-11-01 | 2018-05-11 | 丰田自动车株式会社 | 半导体装置的制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
| US5545588A (en) * | 1995-05-05 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of using disposable hard mask for gate critical dimension control |
| US5821621A (en) * | 1995-10-12 | 1998-10-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits |
| US5616519A (en) * | 1995-11-02 | 1997-04-01 | Chartered Semiconductor Manufacturing Pte Ltd. | Non-etch back SOG process for hot aluminum metallizations |
| US6577007B1 (en) * | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
| US5639692A (en) * | 1996-04-08 | 1997-06-17 | Chartered Semiconductor Manufacturing Pte, Ltd. | Non-etch back SOG process using a metal via stud |
| US6136679A (en) * | 1999-03-05 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Gate micro-patterning process |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611073B2 (ja) * | 1987-03-19 | 1994-02-09 | 日本電気株式会社 | 多層配線の形成方法 |
| GB2211348A (en) * | 1987-10-16 | 1989-06-28 | Philips Nv | A method of forming an interconnection between conductive levels |
| JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
| JPH03268326A (ja) * | 1990-03-16 | 1991-11-29 | Sony Corp | 半導体装置の製造方法 |
| JPH04162626A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 多層配線構造半導体装置の製造方法 |
-
1991
- 1991-12-02 KR KR1019910021955A patent/KR100220297B1/ko not_active IP Right Cessation
-
1992
- 1992-12-01 US US07/983,875 patent/US5354713A/en not_active Expired - Lifetime
- 1992-12-02 JP JP4323271A patent/JP2561602B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022835A (zh) * | 2016-11-01 | 2018-05-11 | 丰田自动车株式会社 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014785A (ko) | 1993-07-23 |
| KR100220297B1 (ko) | 1999-09-15 |
| JPH0669351A (ja) | 1994-03-11 |
| US5354713A (en) | 1994-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPH09306908A (ja) | 半導体装置の金属配線およびその形成方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3004313B2 (ja) | 半導体装置の製造方法 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JPH07335757A (ja) | 半導体装置およびその製造方法 | |
| JPH0587973B2 (ja) | ||
| JP3225289B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100198636B1 (ko) | 금속 배선 형성 방법 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| JPH06140397A (ja) | 多層配線の形成方法 | |
| KR930006721B1 (ko) | 반도체 집적 회로의 다층 배선 형성방법 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH04267543A (ja) | 半導体装置およびその製造方法 | |
| JPH01207950A (ja) | 半導体装置の製造方法 | |
| JPH0669356A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 16 |