JPH0215619A - 小寸法電気的コンタクトの形成方法 - Google Patents
小寸法電気的コンタクトの形成方法Info
- Publication number
- JPH0215619A JPH0215619A JP9866389A JP9866389A JPH0215619A JP H0215619 A JPH0215619 A JP H0215619A JP 9866389 A JP9866389 A JP 9866389A JP 9866389 A JP9866389 A JP 9866389A JP H0215619 A JPH0215619 A JP H0215619A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- contact
- conductive
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000000926 separation method Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010937 tungsten Substances 0.000 claims abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 4
- 239000001257 hydrogen Substances 0.000 abstract description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 3
- 239000011737 fluorine Substances 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 1
- 238000007865 diluting Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 5
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009313 farming Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁層にエツチングされた開口内の局所接続
スタッドの技術を用いて、半導体装置上に小寸法電気的
コンタクトを形成する方法に関する。この方法は、高集
積モノリシック集積回路の技術分野での使用に特に適し
ている。
スタッドの技術を用いて、半導体装置上に小寸法電気的
コンタクトを形成する方法に関する。この方法は、高集
積モノリシック集積回路の技術分野での使用に特に適し
ている。
半導体技術は、当該モノリシック集積回路に増大する数
多くの基本素子を集積化する点で目を見張る発展を示し
ている。
多くの基本素子を集積化する点で目を見張る発展を示し
ている。
この目的を達成し同時にその集積回路の動作速度を向上
させるために、基本素子の寸法を最小にしその結果これ
らのコンポーネントの能動領域と共に接続スタッドも減
少させようとする試みがなされている。
させるために、基本素子の寸法を最小にしその結果これ
らのコンポーネントの能動領域と共に接続スタッドも減
少させようとする試みがなされている。
最低の体積で低い抵抗値を確保するために、導7tライ
ンの幅は狭くしても、その厚さは厚くし、半導体基板に
対するこれらのラインの寄生容量を可能な限り小さくす
るために、かなり厚い絶縁層によってこの構造を支持す
ることが可能であるような相互接続の金属構造が得られ
ることも又必要である。
ンの幅は狭くしても、その厚さは厚くし、半導体基板に
対するこれらのラインの寄生容量を可能な限り小さくす
るために、かなり厚い絶縁層によってこの構造を支持す
ることが可能であるような相互接続の金属構造が得られ
ることも又必要である。
経験によると、従来の接続方法は、絶縁層の接続開口の
アスペクト比とも呼はれる深さと直径の比が1に近い値
又はそれ以上の値を有する場合には使用不可能になるこ
とが判明している。
アスペクト比とも呼はれる深さと直径の比が1に近い値
又はそれ以上の値を有する場合には使用不可能になるこ
とが判明している。
例えば、真空蒸着によって形成されたA1またはA1合
金層は被覆特性が充分でないので、コンタクト窓に必然
的に存在する急峻エツジによる不連続を除去する事が出
来ない。またこれらの窓のアスペクト比が略1の場合、
コンタクト窓の人口でA1層が堆積してしまう一方で、
これらの窓の底部と壁部分では金属層の被覆が一様とは
ならない事も判明している。
金層は被覆特性が充分でないので、コンタクト窓に必然
的に存在する急峻エツジによる不連続を除去する事が出
来ない。またこれらの窓のアスペクト比が略1の場合、
コンタクト窓の人口でA1層が堆積してしまう一方で、
これらの窓の底部と壁部分では金属層の被覆が一様とは
ならない事も判明している。
ヨーロッパ公開特許公報第245 、627号には、絶
縁層内に形成されたコンタクト窓から構成されるキャビ
ティ内の局所コンタクト・スタッドにより、VLSI型
の集積回路上に小寸法電気接点を設ける事によりこの問
題点を解決する点が開示されている。
縁層内に形成されたコンタクト窓から構成されるキャビ
ティ内の局所コンタクト・スタッドにより、VLSI型
の集積回路上に小寸法電気接点を設ける事によりこの問
題点を解決する点が開示されている。
この方法によると、絶縁層にコンタクト窓をエツチング
した後、例えば、タングステン−シリコン合金の第一導
電層をコンタクト窓の内側表面も含めて表面全体に被覆
特性の良い方法を用いて付着させる。この第一導電層は
コンタクト窓の直径に、比較して薄いのでこの付着によ
りこれらの窓が塞がってしまうことは無い。この導電層
は、コンタクト窓内で絶縁層の材料と半導体のコンタク
ト領域に付着しそこに形成されるコンタクトの抵抗が低
抵抗となる様に選択される。この工程の後、また−補性
の高い被覆を実現する方法を用いて、コンタクト窓が埋
まるのに充分な厚さに第二導電層を付着させる。この後
、局所コンタクト・スタットが形成されるコンタクト窓
には導電材料を残しておいて、絶縁層の表面からは導電
層を除去する。
した後、例えば、タングステン−シリコン合金の第一導
電層をコンタクト窓の内側表面も含めて表面全体に被覆
特性の良い方法を用いて付着させる。この第一導電層は
コンタクト窓の直径に、比較して薄いのでこの付着によ
りこれらの窓が塞がってしまうことは無い。この導電層
は、コンタクト窓内で絶縁層の材料と半導体のコンタク
ト領域に付着しそこに形成されるコンタクトの抵抗が低
抵抗となる様に選択される。この工程の後、また−補性
の高い被覆を実現する方法を用いて、コンタクト窓が埋
まるのに充分な厚さに第二導電層を付着させる。この後
、局所コンタクト・スタットが形成されるコンタクト窓
には導電材料を残しておいて、絶縁層の表面からは導電
層を除去する。
次に、例えば、A1合金層の金属層を付着させそれを所
望の形状にエツチングし、コンタクト・スタッド間に必
要な電気接続を形成して相互配線を形成させる。
望の形状にエツチングし、コンタクト・スタッド間に必
要な電気接続を形成して相互配線を形成させる。
実際には、第二導電層の上側表面には、コンタクト窓の
真上にキャビィティを埋めるために材料が使用されたこ
とによる窪みが発生している事が一般的に判明している
。二層の導電層を一様に除去して絶縁層の表面を露出さ
せる場合、コンタクト・スタットはそれらの上面のレベ
ルで同様な窪みを有することになる。絶縁層の表面から
導電材料を全て完全に除去するようにするためには、導
電層を少しオーバーエツチングする必要がある。
真上にキャビィティを埋めるために材料が使用されたこ
とによる窪みが発生している事が一般的に判明している
。二層の導電層を一様に除去して絶縁層の表面を露出さ
せる場合、コンタクト・スタットはそれらの上面のレベ
ルで同様な窪みを有することになる。絶縁層の表面から
導電材料を全て完全に除去するようにするためには、導
電層を少しオーバーエツチングする必要がある。
しかしながら、絶縁層の表面上の全ての残留物を除去す
るために導電材料をオーバーエツチングすることは次の
ような問題を発生させる。つまり、a)絶縁層がそのエ
ツチング処理によりエツチングされない場合には、残留
コンタクト・スタッドもまたオーバーエツチングされそ
れらの上側のレベルが絶縁体表面より低下してしまい、
b)絶縁層が金属に対して低いレートでエツチングされ
る場合でも、レベルが低下すると言う同様な問題が生じ
さらに絶縁層に粗さが発生すると言う問題(第10頁第
16行〜第11頁第14行参照)も発生する。
るために導電材料をオーバーエツチングすることは次の
ような問題を発生させる。つまり、a)絶縁層がそのエ
ツチング処理によりエツチングされない場合には、残留
コンタクト・スタッドもまたオーバーエツチングされそ
れらの上側のレベルが絶縁体表面より低下してしまい、
b)絶縁層が金属に対して低いレートでエツチングされ
る場合でも、レベルが低下すると言う同様な問題が生じ
さらに絶縁層に粗さが発生すると言う問題(第10頁第
16行〜第11頁第14行参照)も発生する。
経験上判明したことであるが、コンタクト・スタッドと
それを被覆する金属層との間のコンタクトに高い信頼性
を持たせるためには、コンタクト・スタッドの上側表面
が絶縁層と同じレベルにあるか又はこのレベルを僅か越
える様にさせる事が必要で、ざらに゛どの場合に於いて
もそのコンタクト・スタットがコンタクト窓内で小さく
なってしまうことのない様にする事が重要である。
それを被覆する金属層との間のコンタクトに高い信頼性
を持たせるためには、コンタクト・スタッドの上側表面
が絶縁層と同じレベルにあるか又はこのレベルを僅か越
える様にさせる事が必要で、ざらに゛どの場合に於いて
もそのコンタクト・スタットがコンタクト窓内で小さく
なってしまうことのない様にする事が重要である。
ヨーロッパ公開特許第245 、627号により知られ
ている方法は、有機材料の補助層を使用し、この材料の
異方性及び部分エツチング特性により第二導電層の窪ん
だ部分に残存島を設け、次に二層の導電層をエツチング
する間、これらの残存島を下側の導電材料の保護用マス
クとして使用すると言う方法によりこの問題を解決して
いる。
ている方法は、有機材料の補助層を使用し、この材料の
異方性及び部分エツチング特性により第二導電層の窪ん
だ部分に残存島を設け、次に二層の導電層をエツチング
する間、これらの残存島を下側の導電材料の保護用マス
クとして使用すると言う方法によりこの問題を解決して
いる。
この方法は、それが完全に窪みの存在とそれらの形状に
依存しており、その一方でこれらの窪みの形成が制御性
の無い方法で行われると言う欠点を有している。
依存しており、その一方でこれらの窪みの形成が制御性
の無い方法で行われると言う欠点を有している。
さらに、有機材料の層から残存島を形成する際、これら
の島の寸法が大幅に拡大されない限り、エツチングの停
止時点は高精度に決定されなければならないと言う欠点
もある。
の島の寸法が大幅に拡大されない限り、エツチングの停
止時点は高精度に決定されなければならないと言う欠点
もある。
それ故、本発明によって解決される具体的な技術上の問
題点は、絶縁層内のコンタクト窓に局所導電コンタクト
・スタッドを形成する技術を用いて半導体装置上に小寸
法電気的コンタクトを設ける方法を提供する点にあり、
この方法によると、そのコンタクト・スタッドを再現可
能な形で得ることが可能で、しかもその上側表面を隣接
する絶縁層の表面レベルと少なくとも同じレベルか、あ
るいは、所望により所定の高さだけ僅か高くする事が可
能である。
題点は、絶縁層内のコンタクト窓に局所導電コンタクト
・スタッドを形成する技術を用いて半導体装置上に小寸
法電気的コンタクトを設ける方法を提供する点にあり、
この方法によると、そのコンタクト・スタッドを再現可
能な形で得ることが可能で、しかもその上側表面を隣接
する絶縁層の表面レベルと少なくとも同じレベルか、あ
るいは、所望により所定の高さだけ僅か高くする事が可
能である。
この目的のために、本発明によると、半導体基体から形
成された半導体装置上に小寸法電気的コンタクトの形成
方法であって、前記装置を被覆する絶縁層にコンタクト
窓をエツチングした後、前記半導体基体とコンタクトを
形成し前記絶縁層に密着する第一の薄い導電層と次にコ
ンタクト窓を完全に埋めるのに充分な厚さの第二導電層
とを一様性の高い被覆を実現する方法を用いて順次前記
装置の表面全体に付着させ、その後前記導電層の材料を
前記絶縁層の表面を露出するために除去するが、前記コ
ンタクト窓内ではそれは残存して局所コンタクト・スタ
ッドを形成し、次にそれらスタッドをそれらを被覆する
金属相互配線に接続さ仕る、小寸法電気的コンタクトを
形成する方法が、前記第一導電層を付着させた後、前記
第二導電層の材料に対し選択的にエツチングすることの
出来る導電材料により形成されている薄いいわゆる分離
層を付着させることと、次いで前記絶縁層の表面を露出
させる前記方法の次の段階の間、前記コンタクト窓の外
側に位置するこの分離層の大部分を選択的にエツチング
することとを特徴としている。
成された半導体装置上に小寸法電気的コンタクトの形成
方法であって、前記装置を被覆する絶縁層にコンタクト
窓をエツチングした後、前記半導体基体とコンタクトを
形成し前記絶縁層に密着する第一の薄い導電層と次にコ
ンタクト窓を完全に埋めるのに充分な厚さの第二導電層
とを一様性の高い被覆を実現する方法を用いて順次前記
装置の表面全体に付着させ、その後前記導電層の材料を
前記絶縁層の表面を露出するために除去するが、前記コ
ンタクト窓内ではそれは残存して局所コンタクト・スタ
ッドを形成し、次にそれらスタッドをそれらを被覆する
金属相互配線に接続さ仕る、小寸法電気的コンタクトを
形成する方法が、前記第一導電層を付着させた後、前記
第二導電層の材料に対し選択的にエツチングすることの
出来る導電材料により形成されている薄いいわゆる分離
層を付着させることと、次いで前記絶縁層の表面を露出
させる前記方法の次の段階の間、前記コンタクト窓の外
側に位置するこの分離層の大部分を選択的にエツチング
することとを特徴としている。
い゛わゆる分離層の厚さを適切に選択することによって
、選択的に除去される分離層の厚さに対応させてコンタ
クト・スタッドにレベル差を効率的に与えることが出来
る。
、選択的に除去される分離層の厚さに対応させてコンタ
クト・スタッドにレベル差を効率的に与えることが出来
る。
実際の処理条件の函数、特に分離層を被覆している導電
材料をエツチングする工程の長さの時間の函数としては
、分離層の大体の実質上の厚さが絶縁層のレベルより多
少突出しているコンタクト・スタッドを得る為に選択さ
れる。
材料をエツチングする工程の長さの時間の函数としては
、分離層の大体の実質上の厚さが絶縁層のレベルより多
少突出しているコンタクト・スタッドを得る為に選択さ
れる。
本発明は、第二導電層をエツチングした後この層の如何
なる残存物も容易に分離層と共に一除去・させることが
出来ると言う効果を有している。
なる残存物も容易に分離層と共に一除去・させることが
出来ると言う効果を有している。
本発明のさらに別の効果は、第二導電層表面がかなりの
厚さのこの層内に発生ずるマイクロクリスタルに関係す
る粗さを有する場合、この粗さが分illωによって吸
収されるので、これがエツチングによって絶縁層に転移
されることが無いことである。これは、分Ffi層を第
一導電層の材料に関し選択的に除去することが出来ると
言う事実によっている。先行技術の方法を使用すると、
しばしば、第二導電層の表面粗さが絶縁l舒の表面に転
移されることが実際に観測される。これは、二層の導電
1傷を除去するのに使用されるエツチング方法が分離層
の材料に関し充分な選択性を有していないことによる。
厚さのこの層内に発生ずるマイクロクリスタルに関係す
る粗さを有する場合、この粗さが分illωによって吸
収されるので、これがエツチングによって絶縁層に転移
されることが無いことである。これは、分Ffi層を第
一導電層の材料に関し選択的に除去することが出来ると
言う事実によっている。先行技術の方法を使用すると、
しばしば、第二導電層の表面粗さが絶縁l舒の表面に転
移されることが実際に観測される。これは、二層の導電
1傷を除去するのに使用されるエツチング方法が分離層
の材料に関し充分な選択性を有していないことによる。
一方、絶縁層のこの表面粗さは、この方法の次の段階の
間に大きな問題、特に相互配線を規定する金属層をフォ
トマスクする工程時の受は入れ難い解像度の低下と言う
問題をもたらす。
間に大きな問題、特に相互配線を規定する金属層をフォ
トマスクする工程時の受は入れ難い解像度の低下と言う
問題をもたらす。
本発明の第一実施例の方法の特徴は、前記分離層が、こ
の処理の間ストッパ層として機能するように、前記第二
導電層を除去する間に実行される前記エッチング工程に
対し抵抗性を示すようにも選択された材料により形成さ
れていることである。
の処理の間ストッパ層として機能するように、前記第二
導電層を除去する間に実行される前記エッチング工程に
対し抵抗性を示すようにも選択された材料により形成さ
れていることである。
従って、第二導電層をエツチングする工程は高い再現性
をもたらし、特にこの処理が終了する時点を再現性良く
選択することが可能となる。
をもたらし、特にこの処理が終了する時点を再現性良く
選択することが可能となる。
本発明の第二実施例の方法の特徴は、前記分離層の付着
と前記第二導電層の付着との間に前記第一導電層と同一
の材料の薄いバリア層をさらに付着させたことと、面記
分雛層がこの処理の間ストッパ層として機能し前記バリ
ア層を除去する間に実行される前記エツチング工程に抵
抗性を示すように前記分離層の材料を選択したことであ
る。分離J5と第二導電層との間にバリア層を挿入する
ことにより、連続する付@層に全体的な整合性を再度確
立させることが出来る。一方第二導電層の付着はそれが
分離層上に直接形成される場合は不利になる。
と前記第二導電層の付着との間に前記第一導電層と同一
の材料の薄いバリア層をさらに付着させたことと、面記
分雛層がこの処理の間ストッパ層として機能し前記バリ
ア層を除去する間に実行される前記エツチング工程に抵
抗性を示すように前記分離層の材料を選択したことであ
る。分離J5と第二導電層との間にバリア層を挿入する
ことにより、連続する付@層に全体的な整合性を再度確
立させることが出来る。一方第二導電層の付着はそれが
分離層上に直接形成される場合は不利になる。
分離層の形成材料はアルミニウムまたはコバルトが望ま
しく、また第一導電層はタングステンリッチな合金によ
りまた第二導電層はタングステンにより形成されるのが
望ましい。
しく、また第一導電層はタングステンリッチな合金によ
りまた第二導電層はタングステンにより形成されるのが
望ましい。
[実施例]
本発明を容易に実行することが出来るように、例に基づ
き添付の図面を参照して、本発明をより詳しく説明する
。
き添付の図面を参照して、本発明をより詳しく説明する
。
本発明の方法は、その一部が第1図に示されている半導
体装置上に小寸法電気的コンタクトを設ける方法に関す
る。
体装置上に小寸法電気的コンタクトを設ける方法に関す
る。
例えはSiの基板10には、集積回路の様々な能動素子
が既に形成されている。本発明の方法の複数の段階によ
って、MO5型FETのソースまたはドレイン領域の様
な素子の能動領域11と共に電気的コンタクトが形成さ
れる。基板10上には、シリカガラスの例が多い絶縁層
12が形成されている。このシリカガラスには場合によ
っては燐またはボロンがドープされる。
が既に形成されている。本発明の方法の複数の段階によ
って、MO5型FETのソースまたはドレイン領域の様
な素子の能動領域11と共に電気的コンタクトが形成さ
れる。基板10上には、シリカガラスの例が多い絶縁層
12が形成されている。このシリカガラスには場合によ
っては燐またはボロンがドープされる。
適切に相互配線を絶縁するために(後に絶縁層12によ
って行われるが)、また寄生容量を最小にするために、
絶縁層は0.8〜1μと言うかなり厚い厚みを有してい
る。
って行われるが)、また寄生容量を最小にするために、
絶縁層は0.8〜1μと言うかなり厚い厚みを有してい
る。
続いて、コンタクト窓13が絶1tN12にエツチング
される。この窓の直径又は横方向のうちの少なくとも一
辺は非常に小さく、絶縁層12の厚さと同し程度か又は
その厚みより小さい。
される。この窓の直径又は横方向のうちの少なくとも一
辺は非常に小さく、絶縁層12の厚さと同し程度か又は
その厚みより小さい。
第一の薄い導電層14を、次いて、既知の方法によって
付着させ、これによりコンタクトの内側面を含めて素子
の良好な表面被覆を可能にする。この第一導電層の種類
は、一方では、絶縁層12と能動領域11の半導体材料
への満足の行く密着を可能にし、他方では、この領域と
の良好なコンタクトを確実にするように選択される。
付着させ、これによりコンタクトの内側面を含めて素子
の良好な表面被覆を可能にする。この第一導電層の種類
は、一方では、絶縁層12と能動領域11の半導体材料
への満足の行く密着を可能にし、他方では、この領域と
の良好なコンタクトを確実にするように選択される。
例えば、第一導電層は、タングステン、タングステン−
チタニウム合金、又はタングステン−シリコン合金によ
り形成される。この第一導電層は相対的に薄く、つまり
、これがコンタクト窓13を塞ぐ事がない程度に薄く、
その厚さはコンタクト窓の直径の何分の−でしかない。
チタニウム合金、又はタングステン−シリコン合金によ
り形成される。この第一導電層は相対的に薄く、つまり
、これがコンタクト窓13を塞ぐ事がない程度に薄く、
その厚さはコンタクト窓の直径の何分の−でしかない。
第一導電層の望ましい厚さは、例えば直径(L8μのコ
ンタクト窓13に対して1100nである。
ンタクト窓13に対して1100nである。
本発明の方法によると、第二導電層15を付着する前に
、第二絶縁層15の材料に対して選択エツチングする事
が可能な導電材料からなる薄い分離層I6を先ず付着さ
せる。
、第二絶縁層15の材料に対して選択エツチングする事
が可能な導電材料からなる薄い分離層I6を先ず付着さ
せる。
後に判る様に、分離Jii!16はコンタクト窓13の
外側に位置する表面部分でその本質的な機能を果たす。
外側に位置する表面部分でその本質的な機能を果たす。
従って、分離層16の付着に使用される方法がコンタク
ト窓の内側面を良好に被覆するかどうかは重要ではない
。
ト窓の内側面を良好に被覆するかどうかは重要ではない
。
第1図の例では、物理的蒸着法のような被覆性の良くな
い付着方法が使用され、分離層16はコンタクト窓13
の急峻なエツジを被覆せず、当該窓の底部にたった一個
の分離した島16aが形成される。
い付着方法が使用され、分離層16はコンタクト窓13
の急峻なエツジを被覆せず、当該窓の底部にたった一個
の分離した島16aが形成される。
この第一実施例の場合には、分離層16はスパッタリン
グによって形成される約1100nの最小厚さを有する
コバルト層である。
グによって形成される約1100nの最小厚さを有する
コバルト層である。
次に第二導電層15が付着される。これはコンタクト窓
13を埋めるのに充分な厚さを有している。
13を埋めるのに充分な厚さを有している。
この実施例に於いては、この層は最低1μの厚みを有す
るタングステンにより形成されていて、弗化タングステ
ン(WFs )を水素によって希釈したガスを用いた既
知のLPCVD (低圧化学気相成長)法により得られ
る。
るタングステンにより形成されていて、弗化タングステ
ン(WFs )を水素によって希釈したガスを用いた既
知のLPCVD (低圧化学気相成長)法により得られ
る。
続いて、第二導電層15を形成する材料の大部分が除去
され、このt4料はコンタクト窓13内のみに残り、こ
こに局所コンタクト・スタット15aが形成される。
され、このt4料はコンタクト窓13内のみに残り、こ
こに局所コンタクト・スタット15aが形成される。
このエツチング処理は弗化硫黄SFaのプラズマ法によ
って行われる。
って行われる。
本方法のこの段階が第2図に示されている。この例に於
いて、コバルトの分離層16はタングステンのエツチン
グ処理に於いてストッパ層となる。
いて、コバルトの分離層16はタングステンのエツチン
グ処理に於いてストッパ層となる。
第2図に示されるように、コンタクト・スタッド+5a
の上側レベルは、分離層16のレベル17より僅か下の
位置にある。これは導電層のエツチング処理が、分離層
16の表面りからこの層の全ての残存物が除去されるよ
うに、必要以上に意図的に続けられると言う事実による
。
の上側レベルは、分離層16のレベル17より僅か下の
位置にある。これは導電層のエツチング処理が、分離層
16の表面りからこの層の全ての残存物が除去されるよ
うに、必要以上に意図的に続けられると言う事実による
。
続いて、ダメッジを受けなつかった第二導電層の材料と
第一導電層の両方の材料に対する選択エツチングによっ
て、分m層16が除去される。
第一導電層の両方の材料に対する選択エツチングによっ
て、分m層16が除去される。
この処理段階に対応する第3図は、タングステンのコン
タクト・スタッド15aが第一導電層14のレベル18
より僅か突出していることを示している。
タクト・スタッド15aが第一導電層14のレベル18
より僅か突出していることを示している。
コバルトの分離層16は、30%に希釈された塩酸3部
と過酸化水素水1部の混合物を含む溶液により室温で数
分間処理することにより選択的に除去することが出来る
。
と過酸化水素水1部の混合物を含む溶液により室温で数
分間処理することにより選択的に除去することが出来る
。
第4図に示されるように、第−導?t Fdの大部分は
この時除去され、コンタクト窓13内に位置する部分1
4aが残る。その後コンタクト・スタッド14a、15
aに接続されていてその一部が20で示される金属相互
配線が得られる。相互配線20は、既知の方法を用いた
、例えは本導体装置全体をカバーしフォトリソグラフィ
と選択エツチングによって所望の配線が形成されている
ほぼ1μmの厚さのアルミニウムーシリコン合金層によ
り得られる。
この時除去され、コンタクト窓13内に位置する部分1
4aが残る。その後コンタクト・スタッド14a、15
aに接続されていてその一部が20で示される金属相互
配線が得られる。相互配線20は、既知の方法を用いた
、例えは本導体装置全体をカバーしフォトリソグラフィ
と選択エツチングによって所望の配線が形成されている
ほぼ1μmの厚さのアルミニウムーシリコン合金層によ
り得られる。
本発明の方法によると分1ii1層の厚さを適当に選択
することによって容易に絶BFL’12の上側レベルに
対するコンタクト・スタット15aのレベルを調整する
ことが出来る。
することによって容易に絶BFL’12の上側レベルに
対するコンタクト・スタット15aのレベルを調整する
ことが出来る。
第1図に示されるように、コンタクト・スタッドが絶縁
層120表面のレベルより僅かに突き出ている場合には
、より良好な電気的特性が得られる。
層120表面のレベルより僅かに突き出ている場合には
、より良好な電気的特性が得られる。
この結果コンタクト・スタッド15aと相互配線20と
の間の接続は抵抗値が最低となりその耐久性も高くなる
。
の間の接続は抵抗値が最低となりその耐久性も高くなる
。
第5.6及び7図により本発明の詳細な説明する。
これらの図に於る第1から第4図に対応する部分には同
一の参照番号が付されている。半導体装置の能動領域を
形成した後に、絶8層12を被着させコンタクト窓13
をそこに形成し、その後第一導電714により表面全体
を被覆する段階は、第1図に示したものと変わらない。
一の参照番号が付されている。半導体装置の能動領域を
形成した後に、絶8層12を被着させコンタクト窓13
をそこに形成し、その後第一導電714により表面全体
を被覆する段階は、第1図に示したものと変わらない。
次に分離1526を被着させるが、この場合この層はI
oonmの厚みを有するアルミニウムである。第5図に
示されるようにこの場合に於いても、分離層2Gがコン
タクト窓I3内の第一導電層を連続的に被覆する必要は
ない。それ故、分離層16はいかなる方法、例えは真空
蒸着、スパッタリング、あるいはプラズマによる気相成
長法等によって形成することが出来る。
oonmの厚みを有するアルミニウムである。第5図に
示されるようにこの場合に於いても、分離層2Gがコン
タクト窓I3内の第一導電層を連続的に被覆する必要は
ない。それ故、分離層16はいかなる方法、例えは真空
蒸着、スパッタリング、あるいはプラズマによる気相成
長法等によって形成することが出来る。
アルミニウムは分離Fj26を形成するのに望ましい材
料である。なぜならは、アルミニウムは一方では第二導
電層15を形成するタングステンに対し選択的にエツチ
ングする事が可能であり、他方では当該第二層が除去さ
れるときに行われるエツチング工程に対して抵抗性があ
るからである。
料である。なぜならは、アルミニウムは一方では第二導
電層15を形成するタングステンに対し選択的にエツチ
ングする事が可能であり、他方では当該第二層が除去さ
れるときに行われるエツチング工程に対して抵抗性があ
るからである。
しかしながら、タングステン15の第二導電層を付着さ
せるのに低圧気相成長法が用いられる場合には、この反
応は水素によって希釈された弗化タングステン(WFe
)のガスが使用されるので、この反応の間かなりの歌の
弗素が放出され、これによりアルミニウムと共に不揮発
性の不導電化合物が形成されると言う欠点がある。従っ
て、本発明の変形例では、分離層26は第一導電N14
と同様な材料の比較的薄いバリア層24によって被覆さ
れている。
せるのに低圧気相成長法が用いられる場合には、この反
応は水素によって希釈された弗化タングステン(WFe
)のガスが使用されるので、この反応の間かなりの歌の
弗素が放出され、これによりアルミニウムと共に不揮発
性の不導電化合物が形成されると言う欠点がある。従っ
て、本発明の変形例では、分離層26は第一導電N14
と同様な材料の比較的薄いバリア層24によって被覆さ
れている。
実施例に於いてはバリア層24は50nmの厚さを有す
るチタニウム−タングステンの合金から形成され、第一
導電層と同様な方法、つまりスパッタリングによって得
られる。次いで、水素によって希釈された弗化タングス
テンのガスを用いて、低圧気相成長法によりタングステ
ンからなる第二導電層15を得ろことが出来る。この層
はコンタクト窓13が埋まるのに充分な厚さを有してい
る。
るチタニウム−タングステンの合金から形成され、第一
導電層と同様な方法、つまりスパッタリングによって得
られる。次いで、水素によって希釈された弗化タングス
テンのガスを用いて、低圧気相成長法によりタングステ
ンからなる第二導電層15を得ろことが出来る。この層
はコンタクト窓13が埋まるのに充分な厚さを有してい
る。
第一導電J傷14と同様にバリア層24も高被覆特性を
実現する方法によって得られる。その結果分離716と
コンタクト窓13の底部に位置するこの層の島2Gaは
完全にこのバリア層24により被覆される。
実現する方法によって得られる。その結果分離716と
コンタクト窓13の底部に位置するこの層の島2Gaは
完全にこのバリア層24により被覆される。
このP!24により分離F’2(3のアルミニウムが第
二導電層15の被着開始時に弗素によりエツチングされ
ることが防止される。
二導電層15の被着開始時に弗素によりエツチングされ
ることが防止される。
次にバリア層24と第二導電層15の大部分が除去され
、コンタクト窓13の中にのみこれらの材料が残る。こ
のエツチング工程はSFeのプラズマ中で行われ、これ
によりタングステンとチタニウム−タングステン合金が
順次且つ実際上同じエツチングレートでエツチングされ
る。
、コンタクト窓13の中にのみこれらの材料が残る。こ
のエツチング工程はSFeのプラズマ中で行われ、これ
によりタングステンとチタニウム−タングステン合金が
順次且つ実際上同じエツチングレートでエツチングされ
る。
この処理の終了時に於いて分離層26はエツチングスト
ッパとして機能する。この層は次に燐酸をベースにした
溶液を用いたウェットエツチング法か、BCl3または
CCI:lの様な塩素リッチ化合物を用いたプラズマの
ドライエツチング法を用いて選択的にエツチングされる
。
ッパとして機能する。この層は次に燐酸をベースにした
溶液を用いたウェットエツチング法か、BCl3または
CCI:lの様な塩素リッチ化合物を用いたプラズマの
ドライエツチング法を用いて選択的にエツチングされる
。
第6図はこの処理の段階にある半導体装置を示す。この
変形例によると、分離層26の選択エツチングは、第二
導電層の局所ニレメン) 15aのレベル及びバリア層
の局所ニレメン) 24aのレベルを第一導電[14の
レベルに対してシフトさせるためにも使用される。農後
に絶縁層12よリートにある第一導電層14の大部分を
除去する。その結果コンタクト窓13内のこの第一導電
層の局所ニレメン) 14a (第7図参照)のみが残
される。非局所的な方法で実行されるこのエツチング工
程により、局所エレメメ) 15a及び24aのレベル
が突出している状況は維持される。それ散策7図に示さ
れるように、コンタクト窓13内に、それらの上側レベ
ルは絶縁層12の表面のレベルと大部分に於いて一致す
るか又はそれより突出しているスタッド15a、24a
、 14a及び26aにより構成されるコンタクト・ス
タッドの形成が可能となる。次にこの半導体装置は、例
えばアルミニウムの厚い層により金属相互配線を形成す
ることによって終了する。そしてこの配線は所望の配置
に局所的なエツチングによってカットされる。これらの
処理(図示せず)は、本発明の前述した実施例に関して
述べたものと同様である。
変形例によると、分離層26の選択エツチングは、第二
導電層の局所ニレメン) 15aのレベル及びバリア層
の局所ニレメン) 24aのレベルを第一導電[14の
レベルに対してシフトさせるためにも使用される。農後
に絶縁層12よリートにある第一導電層14の大部分を
除去する。その結果コンタクト窓13内のこの第一導電
層の局所ニレメン) 14a (第7図参照)のみが残
される。非局所的な方法で実行されるこのエツチング工
程により、局所エレメメ) 15a及び24aのレベル
が突出している状況は維持される。それ散策7図に示さ
れるように、コンタクト窓13内に、それらの上側レベ
ルは絶縁層12の表面のレベルと大部分に於いて一致す
るか又はそれより突出しているスタッド15a、24a
、 14a及び26aにより構成されるコンタクト・ス
タッドの形成が可能となる。次にこの半導体装置は、例
えばアルミニウムの厚い層により金属相互配線を形成す
ることによって終了する。そしてこの配線は所望の配置
に局所的なエツチングによってカットされる。これらの
処理(図示せず)は、本発明の前述した実施例に関して
述べたものと同様である。
分離層を形成する材料としてアルミニウム、またはコバ
ルトを使用することが有利である。なぜならば第二導電
層またはバリア層を除去する間、その分aJΔがエツチ
ングストッパーとして機能するからである。しかしなが
ら、池の材料も又次の条件のもとで使用することが可能
である。その条件とは、部分16aまたは26aがコン
タクト接続の一部を形成しているので良好な導電体であ
ることと、このバリア層が第二導電層の材料に対して選
択エツチング出来ることである。もちろん分離層16.
26の厚さの選択に関し、第二導電層を除去する処理ま
たはバリア層を除去する処理の最終時にエツチングされ
るこの層の部分については、分離層がこの処理の問エツ
チングに完全な抵抗性を示さない場合には、考慮してお
かなけれはならない。続いてバリア層は第−導電層及び
第二導電層に対して選択的にエツチングされるので、こ
れは絶縁層の表面を露出する処理の間に第二導電層の表
面の粗さが絶縁層に転移する如何なる問題に対しても実
効的な解決策を与える。
ルトを使用することが有利である。なぜならば第二導電
層またはバリア層を除去する間、その分aJΔがエツチ
ングストッパーとして機能するからである。しかしなが
ら、池の材料も又次の条件のもとで使用することが可能
である。その条件とは、部分16aまたは26aがコン
タクト接続の一部を形成しているので良好な導電体であ
ることと、このバリア層が第二導電層の材料に対して選
択エツチング出来ることである。もちろん分離層16.
26の厚さの選択に関し、第二導電層を除去する処理ま
たはバリア層を除去する処理の最終時にエツチングされ
るこの層の部分については、分離層がこの処理の問エツ
チングに完全な抵抗性を示さない場合には、考慮してお
かなけれはならない。続いてバリア層は第−導電層及び
第二導電層に対して選択的にエツチングされるので、こ
れは絶縁層の表面を露出する処理の間に第二導電層の表
面の粗さが絶縁層に転移する如何なる問題に対しても実
効的な解決策を与える。
10・・・基板、11・・・能動領域、12・・・絶キ
ゑ層、13・・・コンタクト窓、14・・・11−導電
層、 15・・・第二導電tビ、 15a・・・コンタ
クト・Zタノトー 、1G−・・分AJfM、 16a
−島、+7.、 +8=・い1;、
ゑ層、13・・・コンタクト窓、14・・・11−導電
層、 15・・・第二導電tビ、 15a・・・コンタ
クト・Zタノトー 、1G−・・分AJfM、 16a
−島、+7.、 +8=・い1;、
第1〜4図は、本発明の第一実施例の方法の主要な工程
の断面図を示し、 第5〜7図は、第二実施例を示す同様な図である。 10・・・基板、 12・・・絶縁層、 14・・・第一導電層、 14a、 15a・・・コンタク 16・・・分離層、 20・・・相互配線、 26・・・分離層、 11・・・能動領域、 13・・・コンタクト窓、 15・・・第二導電層、 ト・スタッド、 17.18・・・レベル、 24・・−バリア層、 16a、26a−・・島 IO・−・基板、 11・・・能動領域、14・・
・第一導電層、15・・・第二導電層、113a、 2
6a・・・島、 20・・・相互配線、12・・・絶1
3層、13・・・コンタクト窓、14a、 +5a・
・・コンタクト・スタッド“ 、24・・・バーリア層
、26・・・分離層IO・・・基板、+1・・・能動領
域、14a、 15a・・・]シ乃ト・Zクリド12
・・・絶縁層、 20a・・・島、 13・・・コンタクト窓、 第7図
の断面図を示し、 第5〜7図は、第二実施例を示す同様な図である。 10・・・基板、 12・・・絶縁層、 14・・・第一導電層、 14a、 15a・・・コンタク 16・・・分離層、 20・・・相互配線、 26・・・分離層、 11・・・能動領域、 13・・・コンタクト窓、 15・・・第二導電層、 ト・スタッド、 17.18・・・レベル、 24・・−バリア層、 16a、26a−・・島 IO・−・基板、 11・・・能動領域、14・・
・第一導電層、15・・・第二導電層、113a、 2
6a・・・島、 20・・・相互配線、12・・・絶1
3層、13・・・コンタクト窓、14a、 +5a・
・・コンタクト・スタッド“ 、24・・・バーリア層
、26・・・分離層IO・・・基板、+1・・・能動領
域、14a、 15a・・・]シ乃ト・Zクリド12
・・・絶縁層、 20a・・・島、 13・・・コンタクト窓、 第7図
Claims (5)
- (1)半導体基体から形成された半導体装置上に小寸法
電気的コンタクトを形成する方法であって、前記装置を
被覆する絶縁層にコンタクト窓をエッチングした後、前
記半導体基体とコンタクトを形成し前記絶縁層に密着す
る第一の薄い導電層と次にコンタクト窓を完全に埋める
のに充分な厚さの第二導電層とを一様性の高い被覆を実
現する方法を用いて順次前記装置の表面全体に付着させ
、その後、前記絶縁層の表面を露出するために前記導電
層の材料を除去するが、前記コンタクト窓内ではそれを
残存させて局所コンタクト・スタッドを形成し、次にそ
れらスタッドをそれらを被覆する金属相互配線に接続さ
せる、小寸法電気的コンタクトを形成する方法に於いて
、 前記第一導電層を付着させた後、前記第二導電層の材料
に対し選択的にエッチングすることの出来る導電材料に
より形成されている薄いいわゆる分離層を付着させるこ
とと、次いで前記絶縁層の表面を露出させる前記方法の
次の段階の間、前記コンタクト窓の外側に位置するこの
分離層の大部分を選択的にエッチングすることとを特徴
とする小寸法電気的コンタクトの形成方法。 - (2)前記分離層が、この処理の間ストッパ層として機
能するように、前記第二導電層を除去する間に実行され
る前記エッチング工程に対し抵抗性を示すようにも選択
された材料により形成されていることを特徴とする請求
項(1)に記載の小寸法電気的コンタクトの形成方法。 - (3)前記分離層の付着と前記第二導電層の付着との間
に前記第一導電層と同一の材料の相対的に薄いバリア層
をさらに付着させたことと、前記分離層がこの処理の間
ストッパ層として機能するように前記バリア層を除去す
る間に実行される前記エッチング工程に抵抗性を示すよ
うに前記分離層の材料を選択したこととを特徴とする請
求項(1)に記載の小寸法電気的コンタクトの形成方法
。 - (4)前記第一導電層がタングステンリッチの合金で、
前記第二導電層がタングステンから形成され、かつアル
ミニウム又はコバルトが前記分離層の形成材料に選択さ
れることを特徴とする請求項(1)〜(3)の何れかに
記載の小寸法電気的コンタクトの形成方法。 - (5)前記分離層の最小厚さが前記コンタクト窓の最小
横方向寸法の1/4と1/15の間の値を有することを
特徴とする請求項(1)〜(4)の何れかに記載の小寸
法電気的コンタクトの形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8805375 | 1988-04-22 | ||
FR8805375A FR2630587A1 (fr) | 1988-04-22 | 1988-04-22 | Procede pour etablir des contacts electriques de petites dimensions sur un dispositif semiconducteur |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0215619A true JPH0215619A (ja) | 1990-01-19 |
Family
ID=9365584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9866389A Pending JPH0215619A (ja) | 1988-04-22 | 1989-04-18 | 小寸法電気的コンタクトの形成方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0338636A1 (ja) |
JP (1) | JPH0215619A (ja) |
FR (1) | FR2630587A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5300813A (en) | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6229142A (ja) * | 1985-07-29 | 1987-02-07 | Nec Corp | 半導体装置の製造方法 |
JPS6231116A (ja) * | 1985-08-02 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
JPS6376457A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-04-22 FR FR8805375A patent/FR2630587A1/fr active Pending
-
1989
- 1989-04-17 EP EP89200973A patent/EP0338636A1/fr not_active Withdrawn
- 1989-04-18 JP JP9866389A patent/JPH0215619A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6229142A (ja) * | 1985-07-29 | 1987-02-07 | Nec Corp | 半導体装置の製造方法 |
JPS6231116A (ja) * | 1985-08-02 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
JPS6376457A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2630587A1 (fr) | 1989-10-27 |
EP0338636A1 (fr) | 1989-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5795823A (en) | Self aligned via dual damascene | |
US5514622A (en) | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole | |
US5654233A (en) | Step coverage enhancement process for sub half micron contact/via | |
US5726100A (en) | Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask | |
JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
US5227335A (en) | Tungsten metallization | |
US5504038A (en) | Method for selective tungsten sidewall and bottom contact formation | |
EP0424485B1 (en) | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten | |
JPH0212917A (ja) | 半導体装置の製造方法 | |
US5767015A (en) | Metal plug with adhesion layer | |
JPH04142061A (ja) | タングステンプラグの形成方法 | |
US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
US5926738A (en) | Interconnects using metal spacers and method for forming same | |
KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
US20040188842A1 (en) | Interconnect structure | |
US6329285B1 (en) | Plug fabricating method | |
US5893749A (en) | Method for forming a hole filling plug for a semiconductor device | |
US5759915A (en) | Method of forming semiconductor device having an improved buried electrode formed by selective CVD | |
JPH0215619A (ja) | 小寸法電気的コンタクトの形成方法 | |
US5948705A (en) | Method of forming interconnection line | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
JP2692918B2 (ja) | 半導体装置の製造方法 |