JPS6229142A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6229142A
JPS6229142A JP16820185A JP16820185A JPS6229142A JP S6229142 A JPS6229142 A JP S6229142A JP 16820185 A JP16820185 A JP 16820185A JP 16820185 A JP16820185 A JP 16820185A JP S6229142 A JPS6229142 A JP S6229142A
Authority
JP
Japan
Prior art keywords
mask
resist
reactive ion
electrode
aluminium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16820185A
Other languages
English (en)
Inventor
Zenzo Shinguu
新宮　善藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16820185A priority Critical patent/JPS6229142A/ja
Publication of JPS6229142A publication Critical patent/JPS6229142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に垂直な加工
形状が要求される半導体基板上の耐熱性金属およびその
シリサイドからなる電極配線の形成方法に関する。
〔従来の技術〕
半導体素子の高集積化にともない、電極配線の微細化が
行なわれてきている。これらの電極材料は信頼性の点か
ら高融点金属およびそのシリサイドが使われてきている
。加工には弗素系ガスである（　ＣＦ４　＋Ｏｚ　）や
Ｓ　ＦｓやＮＦ、にょろリアクティブイオンエッチング
が用いられている。
〔発明が解決しようとする問題点〕
弗素系ガスである（　ＣＦ４　＋Ｏｚ　）やＳＦ６やＮ
Ｆ。
を用いたリアクティブイオンエッチングハ、弗素ラジカ
ルによる化学的エツチングのため完全なる異方性エツチ
ングではない。このためサイドエツチングが起こり加工
形状が１つづみ０形になる。
加工形状が１つづみ形１であるとイオン注入によるｎ十
高濃度領域とゲート電極に間隔をあけるために設ける側
壁の寸法制御性が悪くなるという問題があった。
〔問題点を解決するための手段〕
本発明は上記のような問題点を除き垂直な加工形状を得
る、半導体基板上の耐熱性金属およびそのシリサイドか
らなる電極配線の形成方法を提供することにある。
本発明によれば半導体基板上に耐熱性金属およびそのシ
リサイドからなる電極材料を設け、該電極材料の上にマ
スク材料を設け、該マスク材料の不用部分を除去するこ
とによりマスクのバターニングを行ない、該電極材料お
よび該マスクを含む基板全面にレジストを回転塗布し、
該電極材料が露出するまでドライエツチングを行ないマ
スク側面にのみレジストヲ残し、弗素系ガスを用いたリ
アクティブイオンエッチングによりマスク側面のレジス
トおよび電極材料の不用部分を除去することを特徴とす
る電極配線の形成方法を得る。
本発明は弗素系ガスを用いたリアクティブイオンエッチ
ングにより耐熱性金属およびそのシリサイドからなる電
極材料の加工を行なう際に、マスク側面に設けたレジス
トも同時にエツチングを行ない、電極配線のサイドエツ
チングを抑制し垂直な加工形状を得ることにある。
〔実施例〕
次に、本発明の一実施例を第１図を用いて説明する。
半導体基板１の全面に配線電極材料ダンゲステン２を厚
さ０．５μｍ蒸着し、その上にマスク材料としてのアル
ミニウム層３を厚さ０．３μｍ蒸着し、レジストパター
ン４を形成する（第１図（ａ））。レジストパターン４
をマスクにアルミニウムのエツチングを行ない（第１図
（ｂ））、半導体基板全面に新たなレジスト層５を厚さ
０．２μｍ回伝塗布する（第１図（Ｃ））。この後、Ｃ
Ｆ４ガスによるリアクティブイオンエツチングによりア
ルミニウムマスクの側面にのみレジストを残しく第１図
ｔｄ））、ＳＦ＋ｓガスによるリアクティブイオンエツ
チングを行ないアルミニウムマスク側面のレジストとタ
ングステンの不用部分を除去しく第１図（ｅ））、アル
ミニウムマスクをウェットエツチングにより除去しく第
１図げ））のような垂直な断面形状の配線電極を得る。
〔発明の効果〕
本発明によれば高融点金属およびそのシリサイドからな
る配線電極のリアクティブイオンエッチングによる加工
時に、マスク側面に残したレジストもエツチングするこ
とにより垂直な断面形状の配線電極を得ることができた
。電極配線の垂直性がよくなったため、側壁の寸法制御
性がよくなった。また電極配線自身の寸法長の制御性が
よくなった。
【図面の簡単な説明】
第１図（ａ）乃至げ）は本発明の一実施例を示す工程断
面図である。 １は半導体基板、２は配線電極材料、３はマスク材料、
４はバターニング用レジストマスク、５はフォトレジス
トである。 銑）（ｅ） （ｂ）　　　　　　　　　　　　　　　　　　　　　　
　　　　ζ子）（Ｃ） （ｄ） 第１図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に耐熱性金属および／又はそのシリサイド
    からなる電極材料を設け、該電極材料の上にマスク材料
    を設け、該マスク材料の不用部分を除去することにより
    マスク材料のパターニングを行ない、その後該電極材料
    および該マスクを含む半導体基板全面にレジストを塗布
    し、該電極材料が露出するまでドライエッチングを行な
    ってマスク側面にのみレジストを残し、弗素系ガスを用
    いたリアクティブイオンエッチングによりマスク側面の
    レジストおよび電極材料の不用部分を除去することを特
    徴とする半導体装置の製造方法。
JP16820185A 1985-07-29 1985-07-29 半導体装置の製造方法 Pending JPS6229142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16820185A JPS6229142A (ja) 1985-07-29 1985-07-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16820185A JPS6229142A (ja) 1985-07-29 1985-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6229142A true JPS6229142A (ja) 1987-02-07

Family

ID=15863661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16820185A Pending JPS6229142A (ja) 1985-07-29 1985-07-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6229142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215619A (ja) * 1988-04-22 1990-01-19 Philips Gloeilampenfab:Nv 小寸法電気的コンタクトの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215619A (ja) * 1988-04-22 1990-01-19 Philips Gloeilampenfab:Nv 小寸法電気的コンタクトの形成方法

Similar Documents

Publication Publication Date Title
US5792672A (en) Photoresist strip method
JPS5656636A (en) Processing method of fine pattern
JPS6229142A (ja) 半導体装置の製造方法
JPS6289331A (ja) 微細パタ−ンの加工方法
JPH1064910A (ja) 基板上に金属パターンを形成する方法
JP2778127B2 (ja) 半導体装置の製造方法
JPH01243426A (ja) レジスト膜のエツチング方法
JPH05217961A (ja) シリコンの精密加工方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
KR100192374B1 (ko) 반도체 소자 식각 방법
JPS62194628A (ja) 半導体装置の製造方法
JPH02270347A (ja) 半導体装置の製造方法
JPS56277A (en) Forming method of metal layer pattern
JPS6390828A (ja) ドライエツチング方法
KR970013090A (ko) 구리막 식각방법
JPS62238626A (ja) 半導体装置の製造方法
JPH07135198A (ja) エッチング方法
JPS61198627A (ja) 半導体装置の製造方法
JPS6056287B2 (ja) 半導体装置の製造方法
JPS63213930A (ja) 半導体装置の製造方法
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
JPS61281523A (ja) コンタクト形成法
JPS63181355A (ja) 半導体装置
JPH118222A (ja) シリコン基板の加工方法