JPS6390828A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6390828A
JPS6390828A JP23689286A JP23689286A JPS6390828A JP S6390828 A JPS6390828 A JP S6390828A JP 23689286 A JP23689286 A JP 23689286A JP 23689286 A JP23689286 A JP 23689286A JP S6390828 A JPS6390828 A JP S6390828A
Authority
JP
Japan
Prior art keywords
layer
etched
etching
mask
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23689286A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23689286A priority Critical patent/JPS6390828A/ja
Publication of JPS6390828A publication Critical patent/JPS6390828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエツチング方法に関する。本発明は、
例えば半導体装置(DRAMその他)の製造に際して、
シリコン(Si)等の被エツチング材に穴や溝を形成す
る場合などに利用することができる。
〔発明の概要〕
本発明は、被エツチング材上に形成したマスク層に開口
部を形成してエツチングを行うドライエツチング方法に
おいて、上記マスク層の開口部は庇状に形成し、これに
より開口部斜め上方からエツチングにより形成される溝
内にエネルギー粒子が入ることを遮断したことによって
、マスクの開口部の側面でのエネルギー粒子の反射を防
止し、もって反射されたエネルギー粒子が溝の中ふくれ
などを発生させることを防止し、形状制御性の良いエツ
チングを達成するものである。
〔従来の技術〕
被エツチング材であるSil板など半導体基板に穴や溝
(本明細書中、穴や溝などの凹所その他エツチングによ
り除去形成される部分を、溝の語で総称する)を形成す
る際、第2図に略示するように、溝aの内壁部に側方向
への削れ部すが生し、?(4aが中ふくらみの形状にな
ることがあり、このことは良(知られている。この原因
は種々考えられるが、同図に矢印Cで示す如く、マスク
dの側面eで、エツチングエネルギー粒子であるイオン
などについてその反射等が生じ、これにより削れ部すが
生じることがその一つと考えられる。
従来、これを抑制するために (i)間欠工・ソチをする (ii)側壁に保護膜を形成する 方法などが、工夫されている。上記(i)は、溝や穴a
の内部のガスが中ふくれの原因と考えて、当該内部ガス
を排気させるため間欠的にエツチングを施すものである
。しかしこの(i)の方法は、再現性に問題がある。ま
た(11)は、側壁に例えば炭素系ポリマーなどを堆積
して、これにより側壁を保護して中ぶくれを防止しよう
とするものである。しかしこの方法はポリマーなどを用
いる結果、微細化に適さないという問題がある。
〔発明が解決しようとする問題点〕
上述のように従来技術にあっては、形成される溝に中ふ
くれが生じ、所望の形状での加工ができないという問題
があり、一方これを解決しようとして間欠エツチングや
側壁保護などの手段を用いると、再現性や微細化の点で
難点があったものである。
これら難点は、エツチングにより形成すべきものが一層
微細化・精密化するに従って、益々問題になる。例えば
、高メガビット(4Mbit以上のものなど)のDRA
Mに用いるトレンチキャパシターや、素子間分離形成の
ために深い溝を形成する場合、上記難点はこれらの製品
を信頼性良く生産性高く得るための隘路となっている。
本発明は上記問題点を解決して、中ぶくれの生じない溝
を形成でき、従って形状制御性良く所望のエツチング形
状を得ることができるドライエツチング方法を提供する
ことを目的とする。
〔問題点を解決するための手段及びその作用〕本発明の
ドライエツチング方法は、被エツチング材上に形成した
マスク層の開口部は庇状に形成し、これにより開口部斜
め上方からエツチングにより形成された溝内に入るエネ
ルギー粒子を遮断する構成としたもので、これにより、
溝の中ぶくれを防止することができる。
本発明の構成について、後記詳述する本発明の一実施例
を示す第1図(a)〜(d)を参照して説明すると、次
のとおりである。
本発明のドライエツチング方法は、第1図(c)に示す
ように、被エツチング材1 (実施例ではシリコン等の
基板)にマスク層2 (実施例ではポリシリコンの酸化
膜)を形成し、該マスク層1に形成した開口部3を用い
て被エツチング材1をエツチングするが、本発明におい
ては上記被エツチング材1上に形成したマスク層2の開
口部3は庇状に形成する。図示例では庇状にするために
、例えば第1図(a)のような形状のフォトレジスト層
4を用いて、ポリシリコン層2′をテーパ状に穴あけし
く第1図(b)) 、次いでポリシリコン層2′を酸化
して庇状のマスク層2としたのである。
このように開口部3を庇状にしたので、第2図に示した
ようなマスク層dの側面eにエネルギー粒子Cがぶつか
って、その反射により:aa内壁が削られることが防止
される。庇状の部分21がエネルギー粒子を遮って不必
要な反射が生ずることを防止するからである。本発明は
上記の如く、開口部3の斜め上方からWpS内にエツチ
ングに寄与するエネルギー粒子が入ろうとしてもこれが
庇状の部分21に遮断され、従って中ぶくれが生じなく
なるのである。即ち本発明によれば、間欠的なエツチン
グとか側壁保護膜などの手段を用いることなく、エツチ
ングマスクの工夫で中ふくらみを抑制することができる
〔実施例〕
以下本発明の一実施例について、第1図を参照して説明
する。なお当然のことではあるが、本発明は以下述べる
実施例にのみ限定されるものではない。
この実施例は、本発明を4メガビット級乃至はそれ以上
のDRAMのトレンチキャパシター、あるいは素子間分
離のための溝形成に適用したものである。
本実施例においては、まず第1図(a)に示すように、
被エツチング材1である基板上に、基板側から、酸化防
止層11 (例えば5i3Na層)、ポリシリコン層2
′ (マスク層2を形成するためのもの)、パターン形
成したフォトレジスト層4を形成する。
次に、このフォトレジスト層4のパターンをマスクとし
、ポリシリコン層2′をエツチングする。
例えばS F b / CCl a = 50 / 2
.6 S CCM 。
12Pa、0.08W/eraの条件でRIEする。す
ると、ポリシリコンはフォトレジストマスク下ではレジ
ストの側壁保護効果でアンダーカットは示さないが、酸
化防止層11(sizN4層)の上ではアンダーカット
が大きくなり、第1図(b)に示すように逆テーパー状
のポリシリコンパターンが形成される。
フォトレジスト層4を除去後、このポリシリコン層2′
を酸化し、第1図(c)に示すようにポリシリコン層2
′の上面を酸化膜とし、これをマスク層2とする。また
、酸化防止層11を異方性エツチングでエッチオフして
、第1図(C)のようにしておく。(この酸化防止11
1のエッチオフは、次工程の溝形成ドライエツチング工
程で同時に行ってもよい)。
上記の結果第1図(C)に示すような、被エツチング材
1 (基板)に対し、開口部3がマスク層3の上面にお
いて開口が狭くなっている形状のもの、つまり庇状に形
成されたマスク層2の開口部3が得られるのである。
次いで上記マスク層3をマスクとして、被エツチング材
1をドライエツチングする。ここではRIEを行った。
例えばエツチング材1である基板がSi基板である場合
、これに対してC7!2や5IC14,BClx /C
1z 、CC1aなどのガス系でRTEを行う。こうす
るとマスク層3の側面でのイオンの反射という現象は発
生せず、第1図(d)のような、中ふくらみのない形状
の良好な深い溝5が形成できる。
本例では、ポリシリコンが酸化膜にされてマスク層2を
形成しているので、シリコン基板などの被エツチング材
1に対して、充分選択性をもってエツチングすることが
できる。
本実施例では、酸化防止層11を介して形成したポリシ
リコン層2′を、フォトレジスト膜4をマスクとして逆
テーパ−エツチング技術(F系のガスを有効に用いるこ
とができる。)によりエツチングし、ポリシリコン層2
′に逆テーパ一部を形成し、このようなポリシリコン層
2′を酸化するので、これにより庇状の開口部3をもつ
マスク層2を容易に構成できる。また本実施例では、C
a系のガスを用いての異方性のあるRIEその他ドライ
エツチング技術を有効に採用できる。但しこれに限られ
るものではない。
更に、上記した実施例でのエツチング条件その他の条件
は一例であり、これにより本発明が限定されるものでは
ない。
上述した実施例では、被エツチング材1である基板上に
シリコンナイトライド(Si3N4など)の酸化防止層
11を介して形成したポリシリコン層2′を逆テーパー
にエツチングし、それを酸化して被エツチング材(基板
)■に対して選択性をもたせるとともに、開口部3を庇
状に形成して、マスク上面で開口が小さくなるようにし
たため、マスク側壁でのイオンの反射・散乱がなく、よ
って形成される溝に中ぶくれのない、形状制御性の良い
溝形成が可能となった。
〔発明の効果〕
上述の如く、本発明のドライエツチング方法によれば、
中ふくれの生じない溝を形成でき、従って形状制御性良
く所望の形状のエツチングが達成できるという効果があ
る。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例を工程順に
断面図で示すものである。第2図は従来例を示す。 1・・・・・・被工・ノチング材(基板)、2・・・・
・・マスク層(ポリシリコンの酸化膜)、3・・・・・
・開口部、5・・・・・・溝。 (り

Claims (1)

  1. 【特許請求の範囲】 1、被エッチング材上に形成したマスク層に開口部を形
    成してエッチングを行うドライエッチング方法において
    、 上記マスク層の開口部は庇状に形成し、 これにより開口部斜め上方から、エッチングにより形成
    される溝内にエネルギー粒子が入ることを遮断する構成
    としたドライエッチング方法。
JP23689286A 1986-10-04 1986-10-04 ドライエツチング方法 Pending JPS6390828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23689286A JPS6390828A (ja) 1986-10-04 1986-10-04 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23689286A JPS6390828A (ja) 1986-10-04 1986-10-04 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS6390828A true JPS6390828A (ja) 1988-04-21

Family

ID=17007313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23689286A Pending JPS6390828A (ja) 1986-10-04 1986-10-04 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS6390828A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216230A (ja) * 1992-12-16 1994-08-05 Internatl Business Mach Corp <Ibm> Soiウエハ上のトレンチ構造及び製造方法
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP2008288475A (ja) * 2007-05-21 2008-11-27 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216230A (ja) * 1992-12-16 1994-08-05 Internatl Business Mach Corp <Ibm> Soiウエハ上のトレンチ構造及び製造方法
JP2006228846A (ja) * 2005-02-16 2006-08-31 Tokyo Electron Ltd エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP4515278B2 (ja) * 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP2008288475A (ja) * 2007-05-21 2008-11-27 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH03270227A (ja) 微細パターンの形成方法
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
JPS6390828A (ja) ドライエツチング方法
JP2757838B2 (ja) 半導体装置の製造方法
JP2944185B2 (ja) コンタクトエッチング方法
JPH051977B2 (ja)
JPH02270347A (ja) 半導体装置の製造方法
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
JPH04293230A (ja) コンタクトホールの形成方法
JPS6191929A (ja) ドライエツチング方法
EP0146613A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES.
KR100256810B1 (ko) 반도체소자의 콘택홀 형성방법
KR100197657B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
JPS6056287B2 (ja) 半導体装置の製造方法
JPS6229142A (ja) 半導体装置の製造方法
JPH02244720A (ja) 半導体集積回路の製造方法
JPH0348424A (ja) 半導体装置の製造方法
JPH118222A (ja) シリコン基板の加工方法
JPS63181355A (ja) 半導体装置
JPH0824138B2 (ja) 半導体集積回路装置およびその製造方法
JPH02170553A (ja) 半導体装置の製造方法
JPH046829A (ja) プラズマエッチング方法
JPS59184531A (ja) 半導体装置の製造方法
JPS6358373B2 (ja)
JPH01283848A (ja) 半導体装置の製造方法