JPH06216230A - Ｓｏｉウエハ上のトレンチ構造及び製造方法 - Google Patents
Ｓｏｉウエハ上のトレンチ構造及び製造方法Info
- Publication number
- JPH06216230A JPH06216230A JP5293503A JP29350393A JPH06216230A JP H06216230 A JPH06216230 A JP H06216230A JP 5293503 A JP5293503 A JP 5293503A JP 29350393 A JP29350393 A JP 29350393A JP H06216230 A JPH06216230 A JP H06216230A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon
- layer
- silicon layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 2
- 239000000701 coagulant Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 シリコン・トレンチの壁に大きな応力が生じ
る形状をもたないＳＯＩ分離トレンチを提供する。 【構成】 トレンチの側壁２２は、トレンチ底部で外側
に曲がり、そこで上部シリコン層１４が下の酸化物絶縁
層１２に重なる。この側壁２２の形状によりトレンチ底
部に鋭角がなくなる。好適にはトレンチの上端にも曲面
が形成される。
る形状をもたないＳＯＩ分離トレンチを提供する。 【構成】 トレンチの側壁２２は、トレンチ底部で外側
に曲がり、そこで上部シリコン層１４が下の酸化物絶縁
層１２に重なる。この側壁２２の形状によりトレンチ底
部に鋭角がなくなる。好適にはトレンチの上端にも曲面
が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはシリコン−
オン−オキサイド・ウエハに形成されるトレンチのため
の分離トレンチ形状に関係し、特にトレンチ壁内の構造
応力を低減する形状に関し、また、かかる分離トレンチ
を形成するプロセスを含む。
オン−オキサイド・ウエハに形成されるトレンチのため
の分離トレンチ形状に関係し、特にトレンチ壁内の構造
応力を低減する形状に関し、また、かかる分離トレンチ
を形成するプロセスを含む。
【０００２】
【従来の技術】半導体素子をＳＯＩ（silicon-on-insul
ator）ウエハ上に形成する技術は比較的新しく、回路の
速度と素子の信頼性を改良するために用いられている。
回路の用途によるが、ＳＯＩウエハの上部のシリコン層
の厚みは、０．０５μｍ乃至１５μｍの範囲である。通
常、ＳＯＩ素子の用途は次のように分けられる。（ａ）
完全に空乏化するＭＯＳ素子を形成するために薄いシリ
コン層（約０．０５μｍ乃至０．２μｍ）が求められ
る、高密度、低消費電力のデジタルＣＭＯＳの用途、
（ｂ）バイポーラの性能を最適化するため、すなわち遮
断周波数を高くするためにシリコンの厚みを１．５μｍ
乃至３．０μｍにする、中密度、高速、低電圧のデジタ
ルＢｉＣＭＯＳの用途、及び（ｃ）高電圧動作に耐える
ためにシリコンの厚みを８μｍ乃至１５μｍと大きくす
る、低密度、高速、高電圧のアナログＢｉＣＭＯＳ素
子、である。
ator）ウエハ上に形成する技術は比較的新しく、回路の
速度と素子の信頼性を改良するために用いられている。
回路の用途によるが、ＳＯＩウエハの上部のシリコン層
の厚みは、０．０５μｍ乃至１５μｍの範囲である。通
常、ＳＯＩ素子の用途は次のように分けられる。（ａ）
完全に空乏化するＭＯＳ素子を形成するために薄いシリ
コン層（約０．０５μｍ乃至０．２μｍ）が求められ
る、高密度、低消費電力のデジタルＣＭＯＳの用途、
（ｂ）バイポーラの性能を最適化するため、すなわち遮
断周波数を高くするためにシリコンの厚みを１．５μｍ
乃至３．０μｍにする、中密度、高速、低電圧のデジタ
ルＢｉＣＭＯＳの用途、及び（ｃ）高電圧動作に耐える
ためにシリコンの厚みを８μｍ乃至１５μｍと大きくす
る、低密度、高速、高電圧のアナログＢｉＣＭＯＳ素
子、である。
【０００３】これら３つのＳＯＩ素子はそれぞれ、シリ
コン層の厚み範囲と、集積素子密度が異なるので、かな
り違った分離方式が必要になる。ＳＯＩが薄い（ａ）の
例では、分離は普通、従来のリセス酸化（ＲＯＸ）プロ
セスで形成される。ＳＯＩの厚みが中程度の（ｂ）の場
合、酸化物の側壁とポリシリコンの充填によってトレン
チが分離される。最後に、ＳＯＩが厚い（ｃ）の例で
は、電圧制限があって低密度の集積しか出来ないので、
簡単な接合分離が適している。
コン層の厚み範囲と、集積素子密度が異なるので、かな
り違った分離方式が必要になる。ＳＯＩが薄い（ａ）の
例では、分離は普通、従来のリセス酸化（ＲＯＸ）プロ
セスで形成される。ＳＯＩの厚みが中程度の（ｂ）の場
合、酸化物の側壁とポリシリコンの充填によってトレン
チが分離される。最後に、ＳＯＩが厚い（ｃ）の例で
は、電圧制限があって低密度の集積しか出来ないので、
簡単な接合分離が適している。
【０００４】例（ａ）と（ｂ）の場合は、従来の分離リ
セスすなわちトレンチでは、シリコン層の底部に鋭い角
が形成され、後の酸化または充填工程により、大きな応
力を生じる傾向がある。このような応力領域にイオン注
入すると、凝集すべり転位（nucleate slide dislocati
on）が生じ、これはトランジスタの短絡や漏れ電流につ
ながる。
セスすなわちトレンチでは、シリコン層の底部に鋭い角
が形成され、後の酸化または充填工程により、大きな応
力を生じる傾向がある。このような応力領域にイオン注
入すると、凝集すべり転位（nucleate slide dislocati
on）が生じ、これはトランジスタの短絡や漏れ電流につ
ながる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、シリ
コン・トレンチの壁に大きな応力が生じる形状をもたな
いＳＯＩ分離トレンチを提供することである。
コン・トレンチの壁に大きな応力が生じる形状をもたな
いＳＯＩ分離トレンチを提供することである。
【０００６】本発明の他の目的は、トレンチ側壁に大き
な応力が生じる形状のないＳＯＩ分離トレンチを形成す
る方法を提供することである。
な応力が生じる形状のないＳＯＩ分離トレンチを形成す
る方法を提供することである。
【０００７】
【課題を解決するための手段】本発明は簡単に言えば、
トレンチの側壁がトレンチ底部で外側に曲がり、このト
レンチ底部で、上部のシリコン層が下の酸化物絶縁層に
接するような分離トレンチをＳＯＩウエハに形成するこ
とに関する。この側壁形状により、トレンチ底部に鋭い
角がなくなる。好適にはトレンチ壁の上端も曲面にされ
る。
トレンチの側壁がトレンチ底部で外側に曲がり、このト
レンチ底部で、上部のシリコン層が下の酸化物絶縁層に
接するような分離トレンチをＳＯＩウエハに形成するこ
とに関する。この側壁形状により、トレンチ底部に鋭い
角がなくなる。好適にはトレンチ壁の上端も曲面にされ
る。
【０００８】トレンチ底部で壁面が外側に曲がったトレ
ンチを形成するために、酸化物に比べてシリコンのエッ
チング速度の選択性が高いトレンチ・エッチングが用い
られる。例えば、ＳＦ6／Ｃｌ2のプラズマによれば、シ
リコンはシリコン酸化物よりも１２倍速くエッチングさ
れる。エッチングがＳＯＩウエハの酸化物層に達する
と、垂直エッチング速度は大きく減少する。トレンチを
酸化物層までオーバ・エッチングすると、実質上シリコ
ン・トレンチ壁の底部に横方向のアンダーカットが生じ
る。下の酸化物層の上表面にいつ達したか判定する方法
としては、発光、レーザ干渉計、エッチング時間の制御
などの任意の方法を使用できる。外向きカーブの曲がり
の程度は、下の酸化物層に達した後にオーバ・エッチン
グ時間を制御することによって制御できる。好適な実施
例の場合、トレンチを形成する最終段階でトレンチの上
端がイオン・スパッタリングによって丸められる。
ンチを形成するために、酸化物に比べてシリコンのエッ
チング速度の選択性が高いトレンチ・エッチングが用い
られる。例えば、ＳＦ6／Ｃｌ2のプラズマによれば、シ
リコンはシリコン酸化物よりも１２倍速くエッチングさ
れる。エッチングがＳＯＩウエハの酸化物層に達する
と、垂直エッチング速度は大きく減少する。トレンチを
酸化物層までオーバ・エッチングすると、実質上シリコ
ン・トレンチ壁の底部に横方向のアンダーカットが生じ
る。下の酸化物層の上表面にいつ達したか判定する方法
としては、発光、レーザ干渉計、エッチング時間の制御
などの任意の方法を使用できる。外向きカーブの曲がり
の程度は、下の酸化物層に達した後にオーバ・エッチン
グ時間を制御することによって制御できる。好適な実施
例の場合、トレンチを形成する最終段階でトレンチの上
端がイオン・スパッタリングによって丸められる。
【０００９】
【実施例】図１は、中密度、高速、低電圧のデジタルＢ
ｉＣＭＯＳに用いられる従来のＳＯＩウエハの部分断面
図である。ウエハは半導体基板１０、酸化シリコン（Ｓ
ｉＯ2 ）層１２、及び単結晶シリコン層１４から成り、
厚みは１．５μｍ乃至３．０μｍの範囲である。シリコ
ン層１４の上表面には、マスクとして適した酸化物層１
６が被着され、酸化物層１６上フォトレジスト層３０が
形成される。フォトレジスト層３０は所望のトレンチ・
パターンに現像され、従来の半導体プロセスにより、酸
化物層１６内にトレンチ用の開口１８が形成される。
ｉＣＭＯＳに用いられる従来のＳＯＩウエハの部分断面
図である。ウエハは半導体基板１０、酸化シリコン（Ｓ
ｉＯ2 ）層１２、及び単結晶シリコン層１４から成り、
厚みは１．５μｍ乃至３．０μｍの範囲である。シリコ
ン層１４の上表面には、マスクとして適した酸化物層１
６が被着され、酸化物層１６上フォトレジスト層３０が
形成される。フォトレジスト層３０は所望のトレンチ・
パターンに現像され、従来の半導体プロセスにより、酸
化物層１６内にトレンチ用の開口１８が形成される。
【００１０】図２を参照する。上部の単結晶シリコン層
１４内に、その側壁２２がトレンチ底部でトレンチ中心
から外側に曲がるように、分離トレンチ２０が形成され
る。外側曲率半径Ｒは、側壁酸化物の厚み（５００ 乃
至１０００ ）と、シリコン層１４の厚みの２５％の間
の範囲になる。
１４内に、その側壁２２がトレンチ底部でトレンチ中心
から外側に曲がるように、分離トレンチ２０が形成され
る。外側曲率半径Ｒは、側壁酸化物の厚み（５００ 乃
至１０００ ）と、シリコン層１４の厚みの２５％の間
の範囲になる。
【００１１】底部から外側に曲がったトレンチ２０を形
成するため、酸化シリコン層１２よりもかなり速い速度
でシリコン層１４が選択的にエッチングされる。例えば
従来のＳＦ6／Ｃｌ2のプラズマ・エッチングは、選択比
１２：１であり、このプロセスに適している。すなわち
ＳＦ6／Ｃｌ2のプラズマにより、シリコン層１４が酸化
シリコン層１２よりも１２倍の速さでエッチングされ
る。この他、このプロセスに適したエッチングは、同程
度の選択性が得られるＣｌ2／Ｏ2のプラズマである。エ
ッチングが進み酸化物層１２の表面が露出すると、垂直
エッチング速度は大幅に低下する。この点を過ぎてエッ
チングが進むと、シリコン層１４にトレンチ底部で横方
向のアンダーカットが生じる（図２参照）。酸化物層が
露出した後のエッチングの継続時間により、外側に傾斜
した側壁の曲率半径Ｒが決まる。Ｒはエッチング時間に
比例して大きくなる。
成するため、酸化シリコン層１２よりもかなり速い速度
でシリコン層１４が選択的にエッチングされる。例えば
従来のＳＦ6／Ｃｌ2のプラズマ・エッチングは、選択比
１２：１であり、このプロセスに適している。すなわち
ＳＦ6／Ｃｌ2のプラズマにより、シリコン層１４が酸化
シリコン層１２よりも１２倍の速さでエッチングされ
る。この他、このプロセスに適したエッチングは、同程
度の選択性が得られるＣｌ2／Ｏ2のプラズマである。エ
ッチングが進み酸化物層１２の表面が露出すると、垂直
エッチング速度は大幅に低下する。この点を過ぎてエッ
チングが進むと、シリコン層１４にトレンチ底部で横方
向のアンダーカットが生じる（図２参照）。酸化物層が
露出した後のエッチングの継続時間により、外側に傾斜
した側壁の曲率半径Ｒが決まる。Ｒはエッチング時間に
比例して大きくなる。
【００１２】酸化物層１２の上表面は、発光、レーザ干
渉計、エッチング時間の制御などによって検出すること
ができる。通常は、Ｃｌの輝線（波長３０８ｎｍ）をモ
ニタすることによって、再現可能なエンド・ポイント特
性が得られる。普通、ウエハ上に大きなエンド・ポイン
ト検査箇所がいくつか設定される。シリコン底部の凸度
は、オーバ・エッチングの割合を制御することによって
制御できる。
渉計、エッチング時間の制御などによって検出すること
ができる。通常は、Ｃｌの輝線（波長３０８ｎｍ）をモ
ニタすることによって、再現可能なエンド・ポイント特
性が得られる。普通、ウエハ上に大きなエンド・ポイン
ト検査箇所がいくつか設定される。シリコン底部の凸度
は、オーバ・エッチングの割合を制御することによって
制御できる。
【００１３】好適には、応力点を少なくするためにトレ
ンチ側壁の上の角２４もわずかに丸められる。この目的
のために、フォトレジスト層３０が、例えばＯ2 プラズ
マ・エッチングによってトレンチ開口からわずかに引込
められる。このエッチングにより、酸化物層１６の表面
の小さい領域２３が露出する（図３参照）。次に、酸化
物層１６の露出面がＣＦ4 プラズマ・エッチングによっ
て取り除かれ、シリコン層１４内のトレンチの上の角２
４が露出する。この段階の構造は図４に示す通りであ
る。トレンチ側壁の上の角２４を削って丸みをつけるた
めにＣｌ2Ｏ2プラズマ・エッチングが短時間行なわれる
（図５参照）。
ンチ側壁の上の角２４もわずかに丸められる。この目的
のために、フォトレジスト層３０が、例えばＯ2 プラズ
マ・エッチングによってトレンチ開口からわずかに引込
められる。このエッチングにより、酸化物層１６の表面
の小さい領域２３が露出する（図３参照）。次に、酸化
物層１６の露出面がＣＦ4 プラズマ・エッチングによっ
て取り除かれ、シリコン層１４内のトレンチの上の角２
４が露出する。この段階の構造は図４に示す通りであ
る。トレンチ側壁の上の角２４を削って丸みをつけるた
めにＣｌ2Ｏ2プラズマ・エッチングが短時間行なわれる
（図５参照）。
【００１４】トレンチが形成された後、フォトレジスト
が取り除かれ、酸化物を約６００の厚みに成長させる従
来の熱酸化（９５０℃）、高圧酸化（７００℃）等のプ
ロセスにより、トレンチ側壁に酸化物層３１を成長させ
る（図６参照）。トレンチは次に、従来のＣＶＤ（化学
的気相成長法）によりポリシリコン３２で充填される。
平坦化の後、この段階の構造は図７に示す通りである。
構造がこの段階まで完了した後、好適には応力を除去す
るアニール処理がフォーミング・ガス（１０％Ｈ2、９
０％Ｎ2等）中、約１０５０℃乃至１１００℃で約２０
分間行なわれる。
が取り除かれ、酸化物を約６００の厚みに成長させる従
来の熱酸化（９５０℃）、高圧酸化（７００℃）等のプ
ロセスにより、トレンチ側壁に酸化物層３１を成長させ
る（図６参照）。トレンチは次に、従来のＣＶＤ（化学
的気相成長法）によりポリシリコン３２で充填される。
平坦化の後、この段階の構造は図７に示す通りである。
構造がこの段階まで完了した後、好適には応力を除去す
るアニール処理がフォーミング・ガス（１０％Ｈ2、９
０％Ｎ2等）中、約１０５０℃乃至１１００℃で約２０
分間行なわれる。
【００１５】
【発明の効果】トレンチ壁内の構造応力を低減し、トラ
ンジスタの短絡や漏れ電流につながる凝集すべり転位を
防止することができる。
ンジスタの短絡や漏れ電流につながる凝集すべり転位を
防止することができる。
【図１】本発明に従ったトレンチ構造の形成段階を示す
図である。
図である。
【図２】本発明に従ったトレンチ構造の形成段階を示す
図である。
図である。
【図３】本発明に従ったトレンチ構造の形成段階を示す
図である。
図である。
【図４】本発明に従ったトレンチ構造の形成段階を示す
図である。
図である。
【図５】トレンチ底部でトレンチ側壁が外側に曲がっ
た、完成したトレンチ構造を示す図である。
た、完成したトレンチ構造を示す図である。
【図６】トレンチ底部でトレンチ側壁が外側に曲がっ
た、完成したトレンチ構造を示す図である。
た、完成したトレンチ構造を示す図である。
【図７】トレンチ底部でトレンチ側壁が外側に曲がっ
た、完成したトレンチ構造を示す図である。
た、完成したトレンチ構造を示す図である。
１０ 半導体基板 １２ 酸化シリコン層 １４ 単結晶シリコン層 １６ 酸化物層 １８ 開口 ２０ 分離トレンチ ２２ 側壁 ２４ 角 ３０ フォトレジスト層 ３２ ポリシリコン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・ル−チェン・ス アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、クロスビー・コート ７ (72)発明者 ジェイ・ダニエル・ミス アメリカ合衆国12603、ニューヨーク州ポ キプシ、ホライズン・ヒル・ドライブ 24 (72)発明者 ジェームズ・ピン・ペン アメリカ合衆国12603、ニューヨーク州ポ キプシ、ケラーホース・ドライブ 20
Claims (3)
- 【請求項１】絶縁層上のシリコン層と、 上記シリコン層の上面から上記絶縁層の上面に伸びた分
離トレンチとから成り、 上記トレンチの側壁が上記絶縁層の上面に出合う位置で
上記側壁の面が上記トレンチの垂直中心線から外側に曲
がっていることを特徴とするＳＯＩウエハ。 - 【請求項２】絶縁層上に重なるシリコン層を含むＳＯＩ
ウエハ内に分離トレンチを形成する方法であって、 上記シリコン層を上記絶縁層よりも速い速度で選択的に
エッチングするエッチング剤により、上記シリコン層を
上記絶縁層までエッチングするステップと、 上記シリコン層内に形成される壁面が、上記絶縁層に出
合う位置でアンダーカットされるように、上記エッチン
グ・プロセスを所定時間の間継続するステップと、 を含む分離トレンチ形成方法。 - 【請求項３】絶縁層上に重なるシリコン層を含むＳＯＩ
ウエハ内に分離トレンチを形成する方法であって、 上記絶縁層よりも速い速度で上記シリコン層を選択的に
エッチングするエッチング剤で、マスク層を通して上記
シリコン層を上記絶縁層までエッチングするステップ
と、 上記シリコン層内に形成される壁面が上記絶縁層に出合
う位置でアンダーカットされるように、上記エッチング
を所定時間の間継続するステップと、 上記マスク層のうち小さい部分を取り除いて、上記シリ
コン層の上端領域を露出させるステップと、 上記シリコン層の上記上端領域をエッチングして、上記
上端領域に曲面を形成するステップと、 を含む分離トレンチ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99101092A | 1992-12-16 | 1992-12-16 | |
| US991010 | 1992-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216230A true JPH06216230A (ja) | 1994-08-05 |
| JP2531492B2 JP2531492B2 (ja) | 1996-09-04 |
Family
ID=25536752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5293503A Expired - Fee Related JP2531492B2 (ja) | 1992-12-16 | 1993-11-24 | 応力緩和形状のトレンチ隅部をｓｏｉウエハ内に形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5470781A (ja) |
| EP (1) | EP0603106A2 (ja) |
| JP (1) | JP2531492B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372599B1 (en) | 1999-01-14 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2006100544A (ja) * | 2004-09-29 | 2006-04-13 | Denso Corp | 半導体装置およびその製造方法 |
| JP2006269551A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2014103413A (ja) * | 2014-02-03 | 2014-06-05 | Hitachi Power Semiconductor Device Ltd | 半導体装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP3504025B2 (ja) * | 1995-06-06 | 2004-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| TW309647B (ja) * | 1995-12-30 | 1997-07-01 | Hyundai Electronics Ind | |
| FR2750535B1 (fr) * | 1996-06-27 | 1998-08-07 | Commissariat Energie Atomique | Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos |
| US5914280A (en) | 1996-12-23 | 1999-06-22 | Harris Corporation | Deep trench etch on bonded silicon wafer |
| US6265282B1 (en) | 1998-08-17 | 2001-07-24 | Micron Technology, Inc. | Process for making an isolation structure |
| US6127215A (en) * | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
| US6881645B2 (en) * | 2000-08-17 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of preventing semiconductor layers from bending and semiconductor device formed thereby |
| US6355538B1 (en) * | 2000-09-18 | 2002-03-12 | Vanguard International Semiconductor Corporation | Method of forming isolation material with edge extension structure |
| US6514805B2 (en) * | 2001-06-30 | 2003-02-04 | Intel Corporation | Trench sidewall profile for device isolation |
| US20030194871A1 (en) * | 2002-04-15 | 2003-10-16 | Macronix International Co., Ltd. | Method of stress and damage elimination during formation of isolation device |
| US6902867B2 (en) | 2002-10-02 | 2005-06-07 | Lexmark International, Inc. | Ink jet printheads and methods therefor |
| US6984015B2 (en) * | 2003-08-12 | 2006-01-10 | Lexmark International, Inc. | Ink jet printheads and method therefor |
| DE102004017073B4 (de) * | 2004-04-07 | 2012-04-19 | X-Fab Semiconductor Foundries Ag | Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten |
| US8383436B2 (en) * | 2005-01-24 | 2013-02-26 | Panasonic Corporation | Manufacturing method for semiconductor chips, and semiconductor chip |
| US7819026B2 (en) | 2005-09-06 | 2010-10-26 | Ntn Corporation | Sensor-equipped wheel support bearing assembly |
| WO2007066593A1 (ja) | 2005-12-08 | 2007-06-14 | Ntn Corporation | センサ付車輪用軸受 |
| JP5089041B2 (ja) | 2005-12-08 | 2012-12-05 | Ｎｔｎ株式会社 | センサ付車輪用軸受 |
| EP2006652B1 (en) | 2006-03-08 | 2013-06-19 | NTN Corporation | Bearing for wheel with sensor |
| WO2008026305A1 (en) | 2006-08-25 | 2008-03-06 | Ntn Corporation | Sensor-equipped bearing for wheel |
| CN104517887B (zh) * | 2013-09-27 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183138A (ja) * | 1986-02-06 | 1987-08-11 | Fujitsu Ltd | 半導体装置の素子分離法 |
| JPS6390828A (ja) * | 1986-10-04 | 1988-04-21 | Sony Corp | ドライエツチング方法 |
| JPH03129854A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| US5196373A (en) * | 1990-08-06 | 1993-03-23 | Harris Corporation | Method of making trench conductor and crossunder architecture |
| JP3208575B2 (ja) * | 1991-08-16 | 2001-09-17 | ソニー株式会社 | 半導体装置の製法 |
| US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
-
1993
- 1993-11-19 EP EP93480199A patent/EP0603106A2/en not_active Withdrawn
- 1993-11-24 JP JP5293503A patent/JP2531492B2/ja not_active Expired - Fee Related
- 1993-12-14 US US08/166,415 patent/US5470781A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183138A (ja) * | 1986-02-06 | 1987-08-11 | Fujitsu Ltd | 半導体装置の素子分離法 |
| JPS6390828A (ja) * | 1986-10-04 | 1988-04-21 | Sony Corp | ドライエツチング方法 |
| JPH03129854A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372599B1 (en) | 1999-01-14 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US6461935B2 (en) | 1999-01-14 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing trench-shaped isolator |
| JP2006100544A (ja) * | 2004-09-29 | 2006-04-13 | Denso Corp | 半導体装置およびその製造方法 |
| JP4613565B2 (ja) * | 2004-09-29 | 2011-01-19 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2006269551A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2014103413A (ja) * | 2014-02-03 | 2014-06-05 | Hitachi Power Semiconductor Device Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0603106A2 (en) | 1994-06-22 |
| JP2531492B2 (ja) | 1996-09-04 |
| US5470781A (en) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531492B2 (ja) | 応力緩和形状のトレンチ隅部をｓｏｉウエハ内に形成する方法 | |
| JPH06140501A (ja) | 半導体装置およびその製造方法 | |
| EP0316550A2 (en) | Trench isolation means and method | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| EP0603097A2 (en) | Nitride polish stop for forming SOI wafers | |
| JPH08503578A (ja) | 完全空乏電界効果トランジスタのための薄いｓｏｉ層 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH0595096A (ja) | 絶縁体メサ上の改良半導体及びその製造法 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| US6521510B1 (en) | Method for shallow trench isolation with removal of strained island edges | |
| US6197657B1 (en) | Method for producing a semiconductor device | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US6727157B2 (en) | Method for forming a shallow trench isolation using air gap | |
| JP2000323563A (ja) | 半導体装置の製造方法 | |
| JPH08288256A (ja) | トレンチエッチング方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH08288381A (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| EP0019456A1 (en) | Semiconductor devices and method for producing the same | |
| US6417033B1 (en) | Method of fabricating a silicon island | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| JPS62112340A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |