JPH08503578A - 完全空乏電界効果トランジスタのための薄いsoi層 - Google Patents
完全空乏電界効果トランジスタのための薄いsoi層Info
- Publication number
- JPH08503578A JPH08503578A JP6514113A JP51411394A JPH08503578A JP H08503578 A JPH08503578 A JP H08503578A JP 6514113 A JP6514113 A JP 6514113A JP 51411394 A JP51411394 A JP 51411394A JP H08503578 A JPH08503578 A JP H08503578A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polishing stop
- silicon
- polishing
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
SOI集積回路を形成する方法は、デバイス層を下地絶縁体までエッチングすることによって薄いシリコン・メサを画定し、低温PECVDプロセスによって開孔の底部にチッ化物底部研磨ストップを形成することを含んでおり、シリコン・メサのチッ化物側壁が容易に除去可能であり、したがって、デバイス層を1000Å未満まで薄くする化学機械的研磨操作中に硬質の材料が存在せず、さらに開孔をポリシリコンの暫定層によって充填して、研磨操作中にデバイス層の縁部に機械的支持をもたらすことを含んでいる。
Description
【発明の詳細な説明】
完全空乏電界効果トランジスタのための薄いSOI層
[技術分野]
本発明の分野は、トランジスタが埋込酸化物の下地絶縁層上のシリコンの薄い
デバイス層に形成されるSOI(絶縁層上のシリコン)集積回路の分野である。
[背景技術]
2枚のシリコン・ウェハが酸化物層を狭持して結合されたSOI(絶縁層上の
シリコン)集積回路の分野において、多くの研究がなされてきた。2枚のウェハ
の一方は希望する厚さまで研磨ないし薄化される。市販のウェハは公称厚が2μ
m±0.3μmの上部シリコン・デバイス層を有している。当分野では、最終デ
バイスのキャパシタンスを低減し、かつ標準電圧およびドーピング濃度の楊合、
厚さが1000Å未満のデバイス層を必要とする完全空乏CMOS電界効果トラ
ンジスタを作成するために、厚さがより薄いデバイス層を開発することが長い間
求められていた。
酸素を注入し、その場所に埋込酸化物絶縁層を形成することによって作成され
た薄いデバイス層(SIMOX)が市販されているが、埋込絶縁体の上部は漏れ
を起こしやすいデバイスをもたらす結晶欠陥を有している。
米国特許第4735679号は下地酸化物絶縁体上にデバイス・シリコンと呼
ぶ頂部シリコンの薄く一様な層を設け、SOI集積回路を形成する技法を示して
いる。この特許はリフト・オフ技法によって画定される耐火金属の研磨ストップ
を使用して、シリコン・デバイス層の一様性を画定する技法を示している。
[発明の開示]
本発明は研磨ストップ層のチッ化物側壁の除去を容易とし、したがって制御が
容易な態様で研磨ストップの分離および画定を容易とすることによって製造性を
改善する、厚さが500Åないし1000Åの範囲のSOIの薄いアイランドな
いしメサを形成する方法に関する。
本発明の特徴は、出発シリコン層に耐久材料の側壁のない開孔の垂直側面を設
け、その結果、シリコン・アイランドの一様性を優れたものとすることである。
本発明の他の特徴は、研磨ストップ層の低温付着を使用して、除去が容易な側
壁を提供することである。
[図面の簡単な説明]
第1図ないし第9図は、本発明方法の各種のステップを示す図である。
[発明の好ましい実施例]
第1図を参照すると、結合されたSOIウェハの断面図が示されており、該ウ
ェハにおいて図面の中心からかなり下方へ延びていることを示すために破線で示
されている基板10は公称厚20ミルの下部支持ウェハである。埋込酸化物層1
50は周知の酸化シリコン層であり、SOI回路に絶縁層をもたらし、かつ層1
0と205を結合している。上部層205はシリコン・デバイス層であり、市販
品と同様2μm±0.3μmの公称厚を有している。このタイプのウェハは日本
国の信越半導体株式会社が市販している。上部層205は1回または複数回の酸
化ステップにより、第2図に示すように公称厚が1μm±0.3μmになるまで
薄くされている。
第2図の中心には、フォトレジスト層50の開孔55がある。次のステップに
おいて、開孔55を下方に延長させ、保護酸化物120およびデバイス・シリコ
ン層200を貫通し、層200を通って下方へ延長させ、絶縁層150で停止さ
せるようにする。この方法は層120を切断するためにAr中のCF4、CHF3
を使用し、層200を切断するために、終点検出を用いるHBrとCl2を使用
し、次にオーバエッチのためにHe−O2とともにHBrおよびCl2を使用する
周知の反応性イオン・エッチングである。本方法の利点は層150が良好なエッ
チ・ストップをもたらすことである。
第3図を参照すると、エッチング工程後の同じ領域が示されている。開孔25
5の側壁が図示のように垂直であること
が重要である。上記の米国特許において、フォトレジストをエッチングすると、
側壁が傾斜したシリコン・メサが形成され、これは研磨ストップ層の「リフト・
オフ」処理をより困難とし、かつ製造を制御不能とする。さらに、研磨ストップ
として耐火金属を使用すると、該金属が拡散またはシリコン・メサの側面の保護
酸化物層の割れ目から侵入し、デバイス層を汚染するという危険が生じる。しか
も、金属を工程の終了時に除去すると、平坦ではない最終表面が残る。
次のステップにおいて、第4図に示すように、プラズマ強化化学蒸着(PEC
VD)チッ化シリコンの層を300℃未満、好ましくは100℃で付着させた。
この温度範囲において、チッ化物層はコンフォーマルでない態様で付着するので
、上部層210と底部層220の厚さは公称の1000Åとなるが、シリコン・
メサの側壁に付着する側部層230の厚さはきわめて薄くなり、公称厚が200
Åとなる。さらに、この付着技法の場合、側壁230は付着時にウェハに対して
垂直であるプラズマの放射効果によって強化されていないため、BHFによる腐
食に対する抵抗力がきわめて低くなる。次のステップにおいて、側壁230は7
:1のBHFに15秒間さらすことによって除去される。底部層220が側壁2
30よりもはるかに強いものであるため、底部層が側壁の除去の影響はほとんど
ない。両者の抵抗力が同程度であった場合、研磨ストップ層の精度は、従来の技
術におけるのと同様に、側壁の除去中に損なわれることとなる。
残された領域が第5図に示されており、次に酸化により側壁230に酸化物層
235を成長させる熱酸化物保護側壁235は75Åないし100Åの公称厚を
有している。チッ化物側壁230を除去すると層200の垂直シリコン壁が露出
するため、側壁235は層150まで延び、以降のステップでポリシリコンが充
填される2つのギャップができる。酸化物側壁235の機能は、最終的なシリコ
ン・メサを、以下で説明するポリシリコンの中間層にある、シリコン・メサの縁
部に沿ってソースとドレンの間に漏洩路を形成するドーパントや汚染物から保護
することである。
中間ポリシリコン層180は開孔255を充填するように付着され、主研磨ス
トップ層210上に延びている。以下で説明するように、ポリシリコン層が開孔
全体を充填する必要はない。層180の機能は、層200を底部研磨ストップ2
20のレベルまで除去する化学機械的研磨操作の際に開孔255内の層200の
縁部を保護することである。縁部が機械的に支持されていないと、縁部が損傷を
層200の下方部分まで広げ、またデバイスの製造のために最終的なメサに存在
することになる層200の部分まで広げるため、開孔255の縁部を機械的に支
持するのが有利であることが判明した。開孔255全体が充填されるのが好まし
いが、これは必須のものではない。層200の頂部における損傷は、損傷が最終
的なメサに到達しない程度にストップ220の上面から離隔されている限り、問
題となることはない。
最初の化学機械的研磨操作の際に、開孔255の部分を除きウェハの全面にわ
たって延びている層210を、便宜上主研磨ストップと呼ぶ研磨ストップとして
使用して、層180が研磨される。化学機械的研磨操作は当分野の技術者に周知
の従来形式のものである。結果を第7図に示す。次いで、層210および120
が周知の湿式エッチ技法(層210を剥離するための加熱H3PO4および層12
0を除去するための15秒間の7:1BHF)を使用して剥離され、第8図に示
す領域が残される。層ないしプラグ220を研磨ストップとして使用する2回目
の研磨操作を使用する。結果を第9図に示す。一対のメサ310がもたらされ、
これらのメサの間には、ボリシリコン層180の残余物である2つの小領域22
5で囲まれたプラグ220が配置されている。
研磨ストップは集積回路ウェハ全体にわたって離隔して設けられており、研磨
ストップの間にシリコン・メサを画定する領域のネットワークを形成している。
研磨ストップの間隔は、メサ310が「へこまされる」ことがなく、かつ一様な
厚さを有するようにするのに十分な研磨抵抗力をもたらすように、当分野で周知
の態様で設定される。当分野の技術者には、CMOSトランジスタの各々に対し
て、成長酸化物層235(好ましい)によってシリコン・メサから絶縁されたチ
ッ化物の領域220で囲まれたシリコン・メサが存在していてもよいこと、トラ
ンジスタが適宜な手段によって互いに絶縁されている一連の大きなメサがあって
もよいこと、あるい
はこれらの両極端の間の任意の構成であってもよいことが理解されよう。
シリコン・メサ310の一様性はプラグ220の一様性であり、プラグの一様
性はチッ化物の付着プロセスの精度によって決定される。上述のパラメータの場
合、プラグ220の厚さの公称公差は±50Åであり、十分に管理され、かつ十
分一様なメサ310の厚さがもたらされる。
当分野の技術者には、本明細書記載の発明の各種の実施例を考案できること、
および請求の範囲の範囲が上述の実施例を限定することを意図するものではない
ことが理解されよう。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ロヴェド、ニイーヴォ
アメリカ合衆国ニューヨーク州ラグランジ
ヴィレ、サンダンス・ロード 1
Claims (1)
- 【特許請求の範囲】 1.SOIウェハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複 数の薄いデバイス・メサを形成する方法において、 前記シリコン・デバイス層に酸化物の保護層を形成し、 前記保護層および前記シリコン・デバイス層を貫通し、前記下地絶縁体層まで 延びるぼぼ垂直な壁部を有する開孔を設け、 300℃未満のウェハ温度でPECVDチッ化物を付着させて、前記垂直な壁 部上に薄い垂直なチッ化物側壁、前記開孔の底部に所定の研磨ストップ厚のチッ 化物研磨ストップ層、および前記保護層上に主研磨ストップ層を形成し、 前記チッ化物側壁を前記下地絶縁体層まで除去し、 前記垂直な壁部に熱酸化物層を成長させ、 前記開孔内にポリシリコンの層を所定の高さまで付着させ、 前記ポリシリコン層を前記主研磨ストップ層まで研磨し、 前記主研磨ストップ層と前記保護層を剥離し、 前記底部のチッ化物研磨ストップ層に到達するまで前記シリコン・デバイス層 と前記ポリシリコン層を研磨し、前記底部の研磨ストップ層と同一平面の上面を 有する複数のシリコン・メサを形成する ステップからなる前記方法。 2.前記開孔をポリシリコンで充填する前記ステップが、前 記開孔が完全に充填されるまで継続することを特徴とする、請求項1に記載の方 法。 3.前記底部の研磨ストップ層の厚さが1000Å未満であることを特徴とする 、請求項2に記載の方法。 4.前記熱酸化物層の厚さが100Å未満であることを特徴とする、請求項3に 記載の方法。 5.前記開孔をポリシリコンで充填する前記ステップが、機械的損傷が前記底部 の研磨ストップ層のレベルまで広がるのを防止するのに十分な所定の厚さまで前 記開孔が充填されるまで継続するが、前記開孔が完全には充填されないことを特 徴とする、請求項1に記載の方法。 6.前記底部の研磨ストップ層の厚さが1000Å未満であることを特徴とする 、請求項5に記載の方法。 7.前記熱酸化物層の厚さが100Å未満であることを特徴とする、請求項6に 記載の方法。 8.前記開孔を設ける前記ステップが単一のCMOSトランジスタを保持するよ うになされた複数のシリコン・メサを画定し、前記複数のシリコン・メサの各々 が前記底部の研磨ストップ層によって囲まれ、前記熱酸化物層によって前記底部 の研磨ストップ層から絶縁されていることを特徴とする、請求項1または5に記 載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US991,221 | 1992-12-16 | ||
US07/991,221 US5264395A (en) | 1992-12-16 | 1992-12-16 | Thin SOI layer for fully depleted field effect transistors |
PCT/US1993/004730 WO1994014192A1 (en) | 1992-12-16 | 1993-05-18 | Thin soi layer for fully depleted field effect transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08503578A true JPH08503578A (ja) | 1996-04-16 |
JP2737808B2 JP2737808B2 (ja) | 1998-04-08 |
Family
ID=25536994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6514113A Expired - Fee Related JP2737808B2 (ja) | 1992-12-16 | 1993-05-18 | Soiウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5264395A (ja) |
EP (1) | EP0674807A1 (ja) |
JP (1) | JP2737808B2 (ja) |
WO (1) | WO1994014192A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
US5585661A (en) * | 1993-08-18 | 1996-12-17 | Harris Corporation | Sub-micron bonded SOI by trench planarization |
US5448111A (en) * | 1993-09-20 | 1995-09-05 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
KR0168194B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
US5972793A (en) * | 1997-06-09 | 1999-10-26 | Vanguard International Semiconductor Corporation | Photolithography alignment mark manufacturing process in tungsten CMP metallization |
US5970363A (en) * | 1997-12-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Shallow trench isolation formation with improved trench edge oxide |
US6355532B1 (en) | 1999-10-06 | 2002-03-12 | Lsi Logic Corporation | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET |
US6437404B1 (en) | 2000-08-10 | 2002-08-20 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator transistor with recessed source and drain |
US6524929B1 (en) | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
US6486038B1 (en) | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
US6521510B1 (en) | 2001-03-23 | 2003-02-18 | Advanced Micro Devices, Inc. | Method for shallow trench isolation with removal of strained island edges |
EP1372746A2 (en) * | 2001-03-26 | 2004-01-02 | Tyco Healthcare Group Lp | Polyolefin sutures having improved processing and handling characteristics |
US6583488B1 (en) | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
US20020193829A1 (en) * | 2001-03-26 | 2002-12-19 | Tyco Healthcare Group Lp | Oil coated sutures |
US6534379B1 (en) | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
US7060546B2 (en) * | 2003-11-26 | 2006-06-13 | International Business Machines Corporation | Ultra-thin SOI MOSFET method and structure |
US7118999B2 (en) * | 2004-01-16 | 2006-10-10 | International Business Machines Corporation | Method and apparatus to increase strain effect in a transistor channel |
WO2009017882A2 (en) * | 2007-06-08 | 2009-02-05 | Takulapalli Bharath R | Nano structured field effect sensor and methods of forming and using same |
FR2938701A1 (fr) * | 2008-11-20 | 2010-05-21 | Commissariat Energie Atomique | Procede d'amincissement d'un bloc reporte sur un substrat |
CN104769424B (zh) | 2012-04-09 | 2017-11-10 | 巴拉什·塔库拉帕里 | 场效应晶体管、包含所述晶体管的装置及其形成和使用方法 |
WO2015135784A2 (en) | 2014-03-12 | 2015-09-17 | Koninklijke Philips N.V. | Ultrasound transducer assembly and method for manufacturing an ultrasound transducer assembly |
US11643724B2 (en) * | 2019-07-18 | 2023-05-09 | Asm Ip Holding B.V. | Method of forming structures using a neutral beam |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
US4671851A (en) * | 1985-10-28 | 1987-06-09 | International Business Machines Corporation | Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique |
US4824795A (en) * | 1985-12-19 | 1989-04-25 | Siliconix Incorporated | Method for obtaining regions of dielectrically isolated single crystal silicon |
US5086011A (en) * | 1987-01-27 | 1992-02-04 | Advanced Micro Devices, Inc. | Process for producing thin single crystal silicon islands on insulator |
US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
DE68920365T2 (de) * | 1988-06-28 | 1995-06-08 | Mitsubishi Material Silicon | Verfahren zur Polierung eines Halbleiter-Plättchens. |
EP0368584B1 (en) * | 1988-11-09 | 1997-03-19 | Sony Corporation | Method of manufacturing a semiconductor wafer |
US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
US4942137A (en) * | 1989-08-14 | 1990-07-17 | Motorola, Inc. | Self-aligned trench with selective trench fill |
JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
JP2831745B2 (ja) * | 1989-10-31 | 1998-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
US5064683A (en) * | 1990-10-29 | 1991-11-12 | Motorola, Inc. | Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop |
JPH0775245B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
-
1992
- 1992-12-16 US US07/991,221 patent/US5264395A/en not_active Expired - Lifetime
-
1993
- 1993-05-18 JP JP6514113A patent/JP2737808B2/ja not_active Expired - Fee Related
- 1993-05-18 EP EP93913979A patent/EP0674807A1/en not_active Withdrawn
- 1993-05-18 WO PCT/US1993/004730 patent/WO1994014192A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2737808B2 (ja) | 1998-04-08 |
US5264395A (en) | 1993-11-23 |
WO1994014192A1 (en) | 1994-06-23 |
EP0674807A1 (en) | 1995-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2737808B2 (ja) | Soiウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法 | |
US4502913A (en) | Total dielectric isolation for integrated circuits | |
JP2661089B2 (ja) | 材料層の平坦化方法 | |
US5262346A (en) | Nitride polish stop for forming SOI wafers | |
JP2554831B2 (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
US6967146B2 (en) | Isolation region forming methods | |
EP0166141A2 (en) | Method of forming dielectric isolation | |
JPH06140501A (ja) | 半導体装置およびその製造方法 | |
JPH06216230A (ja) | Soiウエハ上のトレンチ構造及び製造方法 | |
US4661832A (en) | Total dielectric isolation for integrated circuits | |
US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
US5234861A (en) | Method for forming variable width isolation structures | |
KR100307651B1 (ko) | 반도체장치의제조방법 | |
JP3006387B2 (ja) | 半導体装置およびその製造方法 | |
JPH11297812A (ja) | 半導体装置の製造方法 | |
US6613631B2 (en) | Method of forming a non-volatile semiconductor memory device with a tunnel barrier film defined by side walls | |
EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
JPS59182538A (ja) | 半導体装置およびその製造方法 | |
US7071072B2 (en) | Forming shallow trench isolation without the use of CMP | |
JP2002208630A (ja) | 半導体装置の製造方法 | |
US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
JPS6064445A (ja) | 素子分離用絶縁体層を有する半導体装置の製造方法 | |
JPH0516181B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |