JP2002208630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002208630A JP2002208630A JP2001317734A JP2001317734A JP2002208630A JP 2002208630 A JP2002208630 A JP 2002208630A JP 2001317734 A JP2001317734 A JP 2001317734A JP 2001317734 A JP2001317734 A JP 2001317734A JP 2002208630 A JP2002208630 A JP 2002208630A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- filler
- etching
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 83
- 239000000945 filler Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 238000005498 polishing Methods 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 16
- 238000007790 scraping Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 平坦化工程におけるパターン依存性を緩和す
ることが可能な半導体装置の製造方法を提供すること。 【解決手段】 開口部としてのトレンチ５内に充填物と
してのシリコン酸化膜１０を埋め込むとともに、開口部
上および非開口部上に充填物を形成する工程と、少なく
とも開口部の上方に位置する充填物上に、マスク層１１
を形成する工程と、マスク層１１をマスクとして、非開
口部上に位置する充填物のうちマスク層１１が形成され
ていない領域の充填物を所定の厚み分エッチングする工
程と、その後、開口部上および非開口部上に位置する充
填物の上面を削ることによって、表面の平坦化を行う工
程とを行う。これにより、高さの高い非開口部上に位置
する充填物の上面の幅が小さくなるので、その高さの高
い部分が容易に除去され、平坦化後における表面にばら
つきが発生するのが防止される。
ることが可能な半導体装置の製造方法を提供すること。 【解決手段】 開口部としてのトレンチ５内に充填物と
してのシリコン酸化膜１０を埋め込むとともに、開口部
上および非開口部上に充填物を形成する工程と、少なく
とも開口部の上方に位置する充填物上に、マスク層１１
を形成する工程と、マスク層１１をマスクとして、非開
口部上に位置する充填物のうちマスク層１１が形成され
ていない領域の充填物を所定の厚み分エッチングする工
程と、その後、開口部上および非開口部上に位置する充
填物の上面を削ることによって、表面の平坦化を行う工
程とを行う。これにより、高さの高い非開口部上に位置
する充填物の上面の幅が小さくなるので、その高さの高
い部分が容易に除去され、平坦化後における表面にばら
つきが発生するのが防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より特定的には、充填物が埋め込まれた開
口部を有する半導体装置の製造方法に関する。
方法に関し、より特定的には、充填物が埋め込まれた開
口部を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴って、
半導体装置の微細加工技術がますます重要になってきて
いる。微細加工技術の１つとして、半導体装置内の各半
導体素子を分離する素子分離技術が知られている。この
素子分離技術としては、高集積化に伴って、トレンチ分
離と言われる手法が用いられることが多くなってきてい
る。
半導体装置の微細加工技術がますます重要になってきて
いる。微細加工技術の１つとして、半導体装置内の各半
導体素子を分離する素子分離技術が知られている。この
素子分離技術としては、高集積化に伴って、トレンチ分
離と言われる手法が用いられることが多くなってきてい
る。
【０００３】このトレンチ分離では、半導体基板に素子
分離溝（トレンチ）を形成するとともに、この形成した
トレンチの内部に絶縁物などを埋め込むことによって、
トレンチの両側の素子領域が物理的および電気的に分離
される。このトレンチ分離を行う際には、通常、シリコ
ン基板の表面上に、シリコン酸化膜を介して、シリコン
窒化膜を堆積する第１の工程と、素子分離領域とする部
分のシリコン窒化膜をエッチングすることによりパター
ンニングした後、そのパターンニングされたシリコン窒
化膜をマスクとして素子分離溝（トレンチ）を形成する
第２の工程と、トレンチの表面に対して熱酸化処理を施
した後、シリコン酸化膜を、その膜厚がトレンチの深さ
とシリコン窒化膜の膜厚とを加えたものよりも大きくな
るように堆積する第３の工程と、シリコン窒化膜をスト
ッパー膜として化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法に
よりシリコン酸化膜を研磨および除去することによって
平坦化する第４の工程との基本的に４つの工程が用いら
れる。
分離溝（トレンチ）を形成するとともに、この形成した
トレンチの内部に絶縁物などを埋め込むことによって、
トレンチの両側の素子領域が物理的および電気的に分離
される。このトレンチ分離を行う際には、通常、シリコ
ン基板の表面上に、シリコン酸化膜を介して、シリコン
窒化膜を堆積する第１の工程と、素子分離領域とする部
分のシリコン窒化膜をエッチングすることによりパター
ンニングした後、そのパターンニングされたシリコン窒
化膜をマスクとして素子分離溝（トレンチ）を形成する
第２の工程と、トレンチの表面に対して熱酸化処理を施
した後、シリコン酸化膜を、その膜厚がトレンチの深さ
とシリコン窒化膜の膜厚とを加えたものよりも大きくな
るように堆積する第３の工程と、シリコン窒化膜をスト
ッパー膜として化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法に
よりシリコン酸化膜を研磨および除去することによって
平坦化する第４の工程との基本的に４つの工程が用いら
れる。
【０００４】上記のようなトレンチ分離手法を採用する
ことによって、半導体装置の高集積化が容易になる。し
かし、そのトレンチ分離手法を採用する場合には、以下
のような問題点がある。まず、トレンチを形成した後
に、そのトレンチの内部に絶縁物を埋め込むために、上
記第３の工程において、たとえば、シリコン酸化膜が一
旦堆積される。この場合、トレンチパターンに起因し
て、堆積されたシリコン酸化膜の表面に大きな段差（凹
凸形状）が生じる場合がある。すなわち、トレンチの上
部に位置するシリコン酸化膜の表面には、凹部が形成さ
れ、トレンチの上部以外に位置するシリコン酸化膜の表
面には、凸部が形成される。特に、トレンチの開口面積
が大きい場合には、シリコン酸化膜の表面の段差が大き
くなる。このような場合には、上記第４の工程におい
て、平坦化された表面に、トレンチパターンに依存した
ばらつきが発生するので、平坦化を正常に行うことが困
難になるという問題点がある。以下、この問題点につい
て、図１０および図１１を参照して、詳細に説明する。
ことによって、半導体装置の高集積化が容易になる。し
かし、そのトレンチ分離手法を採用する場合には、以下
のような問題点がある。まず、トレンチを形成した後
に、そのトレンチの内部に絶縁物を埋め込むために、上
記第３の工程において、たとえば、シリコン酸化膜が一
旦堆積される。この場合、トレンチパターンに起因し
て、堆積されたシリコン酸化膜の表面に大きな段差（凹
凸形状）が生じる場合がある。すなわち、トレンチの上
部に位置するシリコン酸化膜の表面には、凹部が形成さ
れ、トレンチの上部以外に位置するシリコン酸化膜の表
面には、凸部が形成される。特に、トレンチの開口面積
が大きい場合には、シリコン酸化膜の表面の段差が大き
くなる。このような場合には、上記第４の工程におい
て、平坦化された表面に、トレンチパターンに依存した
ばらつきが発生するので、平坦化を正常に行うことが困
難になるという問題点がある。以下、この問題点につい
て、図１０および図１１を参照して、詳細に説明する。
【０００５】図１０に示す従来の構造では、シリコン基
板１０１の表面に、開口面積の大きいトレンチ１０５
と、開口面積の小さいトレンチ１４０とが形成されてい
る。そして、トレンチ１０５および１４０の表面には、
熱酸化膜１０７が形成されている。また、トレンチ１０
５および１４０が形成される以外の領域上には、シリコ
ン酸化膜１０２を介してシリコン窒化膜１０３が形成さ
れている。トレンチ１０５および１４０内には、充填物
としてのシリコン酸化膜１５０が埋め込まれている。
板１０１の表面に、開口面積の大きいトレンチ１０５
と、開口面積の小さいトレンチ１４０とが形成されてい
る。そして、トレンチ１０５および１４０の表面には、
熱酸化膜１０７が形成されている。また、トレンチ１０
５および１４０が形成される以外の領域上には、シリコ
ン酸化膜１０２を介してシリコン窒化膜１０３が形成さ
れている。トレンチ１０５および１４０内には、充填物
としてのシリコン酸化膜１５０が埋め込まれている。
【０００６】
【発明が解決しようとする課題】図１０に示す従来の構
造において、トレンチ分離手法によって平坦化を行う場
合、開口面積の大きいトレンチ１０５においては、平坦
化後にトレンチ１０５内に埋め込まれたシリコン酸化膜
１５０の表面が、活性領域となる素子領域１３０でのシ
リコン基板１０１の上面よりも下がっている。また、幅
の広い素子領域１３０においては、上記第３の工程によ
って堆積されたシリコン酸化膜１３１が平坦化後におい
ても研磨および除去されずにシリコン窒化膜１０３上に
残存している。このように、図１０に示した従来の素子
分離手法では、トレンチパターンに起因して第３の工程
により堆積されるシリコン酸化膜１３１の表面に凹凸形
状が形成されるため、平坦化後においても、表面ばらつ
きが生じるという問題点があった。
造において、トレンチ分離手法によって平坦化を行う場
合、開口面積の大きいトレンチ１０５においては、平坦
化後にトレンチ１０５内に埋め込まれたシリコン酸化膜
１５０の表面が、活性領域となる素子領域１３０でのシ
リコン基板１０１の上面よりも下がっている。また、幅
の広い素子領域１３０においては、上記第３の工程によ
って堆積されたシリコン酸化膜１３１が平坦化後におい
ても研磨および除去されずにシリコン窒化膜１０３上に
残存している。このように、図１０に示した従来の素子
分離手法では、トレンチパターンに起因して第３の工程
により堆積されるシリコン酸化膜１３１の表面に凹凸形
状が形成されるため、平坦化後においても、表面ばらつ
きが生じるという問題点があった。
【０００７】そして、上記のように平坦化後において表
面のばらつきがあると、以下のような問題点がある。す
なわち、図１０に示した状態から、シリコン窒化膜１０
３およびシリコン酸化膜１０２を除去した後、図１１に
示すように、ゲート酸化膜１２０およびゲート電極１２
１を形成すると、ゲート電極１２１は、シリコン酸化膜
１５０と基板１０１の表面との段差部１６０を覆って形
成されることになる。このため、活性領域と隣り合わせ
となる段差部１６０において電界集中が発生する場合が
あり、その場合には、ゲート電極１２１と活性領域との
間にリーク電流が発生するという問題点があった。
面のばらつきがあると、以下のような問題点がある。す
なわち、図１０に示した状態から、シリコン窒化膜１０
３およびシリコン酸化膜１０２を除去した後、図１１に
示すように、ゲート酸化膜１２０およびゲート電極１２
１を形成すると、ゲート電極１２１は、シリコン酸化膜
１５０と基板１０１の表面との段差部１６０を覆って形
成されることになる。このため、活性領域と隣り合わせ
となる段差部１６０において電界集中が発生する場合が
あり、その場合には、ゲート電極１２１と活性領域との
間にリーク電流が発生するという問題点があった。
【０００８】また、図１０に示した状態からシリコン窒
化膜１０３およびシリコン酸化膜１０２を除去すると、
素子領域１３０上に除去されずに残ったシリコン酸化膜
１３１がマスクとなって、そのシリコン酸化膜１３１下
に位置するシリコン窒化膜１０３およびシリコン酸化膜
１０２が除去されないという不都合が生じる。このよう
にシリコン窒化膜１０３およびシリコン酸化膜１０２が
除去されなかった場合には、図１１に示すように、シリ
コン窒化膜１０３上にゲート電極１２１が形成される。
この場合、トランジスタのしきい値電圧が異常に上昇す
るため、トランジスタとして使用できなくなるなどの問
題点があった。
化膜１０３およびシリコン酸化膜１０２を除去すると、
素子領域１３０上に除去されずに残ったシリコン酸化膜
１３１がマスクとなって、そのシリコン酸化膜１３１下
に位置するシリコン窒化膜１０３およびシリコン酸化膜
１０２が除去されないという不都合が生じる。このよう
にシリコン窒化膜１０３およびシリコン酸化膜１０２が
除去されなかった場合には、図１１に示すように、シリ
コン窒化膜１０３上にゲート電極１２１が形成される。
この場合、トランジスタのしきい値電圧が異常に上昇す
るため、トランジスタとして使用できなくなるなどの問
題点があった。
【０００９】上記のような問題点については、トレンチ
分離に限らず、溝や穴などの開口部内に充填物を埋め込
んだ後、それを平坦化する工程を備える半導体装置の製
造方法においても同様の問題点が発生する。この発明の
１つの目的は、平坦化工程におけるパターン依存性を緩
和することが可能な半導体装置の製造方法を提供するこ
とである。
分離に限らず、溝や穴などの開口部内に充填物を埋め込
んだ後、それを平坦化する工程を備える半導体装置の製
造方法においても同様の問題点が発生する。この発明の
１つの目的は、平坦化工程におけるパターン依存性を緩
和することが可能な半導体装置の製造方法を提供するこ
とである。
【００１０】この発明のもう１つの目的は、上記の半導
体装置の製造方法において、充填物の下地膜との選択比
の違いを利用して下地膜を平坦化の際のストッパー膜と
して有効に利用することである。この発明のさらにもう
１つの目的は、上記の半導体装置の製造方法において、
表面のばらつきが生じることなく平坦化を容易に行うこ
とである。
体装置の製造方法において、充填物の下地膜との選択比
の違いを利用して下地膜を平坦化の際のストッパー膜と
して有効に利用することである。この発明のさらにもう
１つの目的は、上記の半導体装置の製造方法において、
表面のばらつきが生じることなく平坦化を容易に行うこ
とである。
【００１１】
【課題を解決するための手段と発明の効果】この発明の
一の局面による半導体装置の製造方法は、開口部内に充
填物を埋め込むとともに、開口部上および非開口部上に
充填物を形成する工程と、少なくとも開口部の上方に位
置する充填物上に、マスク層を形成する工程と、マスク
層をマスクとして、非開口部上に位置する充填物のう
ち、マスク層が形成されていない領域の充填物を所定の
厚み分エッチングする工程と、その後、開口部上および
非開口部上に位置する充填物の上面を削ることによっ
て、表面の平坦化を行う工程とを備えている。
一の局面による半導体装置の製造方法は、開口部内に充
填物を埋め込むとともに、開口部上および非開口部上に
充填物を形成する工程と、少なくとも開口部の上方に位
置する充填物上に、マスク層を形成する工程と、マスク
層をマスクとして、非開口部上に位置する充填物のう
ち、マスク層が形成されていない領域の充填物を所定の
厚み分エッチングする工程と、その後、開口部上および
非開口部上に位置する充填物の上面を削ることによっ
て、表面の平坦化を行う工程とを備えている。
【００１２】この一の局面による半導体装置の製造方法
では、少なくとも開口部の上方に位置する充填物上に、
マスク層を形成するとともに、そのマスク層をマスクと
して、非開口部上に位置する充填物のうち、マスク層が
形成されていない領域の充填物を所定の厚み分エッチン
グすることによって、非開口部上に位置する高さの高い
充填物部分の上面の幅を小さくすることができる。これ
により、その高さの高い部分が容易に除去されるので、
平坦化工程におけるパターン依存性を緩和することがで
きる。その結果、平坦化後における表面にばらつきが発
生するのを防止することができる。
では、少なくとも開口部の上方に位置する充填物上に、
マスク層を形成するとともに、そのマスク層をマスクと
して、非開口部上に位置する充填物のうち、マスク層が
形成されていない領域の充填物を所定の厚み分エッチン
グすることによって、非開口部上に位置する高さの高い
充填物部分の上面の幅を小さくすることができる。これ
により、その高さの高い部分が容易に除去されるので、
平坦化工程におけるパターン依存性を緩和することがで
きる。その結果、平坦化後における表面にばらつきが発
生するのを防止することができる。
【００１３】また、一の局面による半導体装置の製造方
法では、マスク層が形成されていない領域の充填物をエ
ッチングにより完全に除去するのではなく、所定の厚み
分だけエッチングすることによって、充填物の下地膜と
の選択比の違いを利用して、下地膜を平坦化の際のスト
ッパ膜として有効に利用することができる。すなわち、
下地膜の表面が最初から露出していると、研磨などによ
る平坦化の際の終点検知が困難になる。この一の局面で
は、充填物を所定の厚み分だけエッチングすることによ
って、下地膜をストッパ膜として容易に研磨の際の終点
検知を行うことが可能となる。
法では、マスク層が形成されていない領域の充填物をエ
ッチングにより完全に除去するのではなく、所定の厚み
分だけエッチングすることによって、充填物の下地膜と
の選択比の違いを利用して、下地膜を平坦化の際のスト
ッパ膜として有効に利用することができる。すなわち、
下地膜の表面が最初から露出していると、研磨などによ
る平坦化の際の終点検知が困難になる。この一の局面で
は、充填物を所定の厚み分だけエッチングすることによ
って、下地膜をストッパ膜として容易に研磨の際の終点
検知を行うことが可能となる。
【００１４】上記一の局面による半導体装置の製造方法
において、好ましくは、表面の平坦化を行う工程は、充
填物の上面を化学機械研磨法を用いて研磨することによ
って、表面の平坦化を行う工程を含む。このように構成
すれば、容易に、表面の平坦化を行うことができる。こ
の場合、好ましくは、表面の平坦化を行う工程は、充填
物の上面を化学機械研磨法を用いて研磨することによ
り、非開口部上に位置する充填物を実質的に全て除去す
ることによって、表面の平坦化を行う工程を含む。この
ように構成すれば、表面にばらつきが生じることなく、
平坦化を行うことができる。
において、好ましくは、表面の平坦化を行う工程は、充
填物の上面を化学機械研磨法を用いて研磨することによ
って、表面の平坦化を行う工程を含む。このように構成
すれば、容易に、表面の平坦化を行うことができる。こ
の場合、好ましくは、表面の平坦化を行う工程は、充填
物の上面を化学機械研磨法を用いて研磨することによ
り、非開口部上に位置する充填物を実質的に全て除去す
ることによって、表面の平坦化を行う工程を含む。この
ように構成すれば、表面にばらつきが生じることなく、
平坦化を行うことができる。
【００１５】上記一の局面による半導体装置の製造方法
において、好ましくは、非開口部は、半導体基板の表面
に形成された素子形成領域を含み、開口部は、半導体基
板の表面に形成された素子分離溝を含む。このように構
成すれば、トレンチ分離による素子分離溝の平坦化を容
易に行うことができる。上記一の局面による半導体装置
の製造方法において、好ましくは、充填物を所定の厚み
分エッチングする工程は、化学機械研磨法により非開口
部上および開口部上に位置する充填物を研磨する際に、
パターン依存性を排除することが可能な厚み分だけ、充
填物をエッチングする工程を含む。このように構成すれ
ば、化学機械研磨法を用いて容易に平坦化を行うことが
できる。この場合、充填物を所定の厚み分エッチングす
る工程は、エッチングされた充填物の上面の高さと、開
口部上に位置する充填物の上面の高さとがほぼ等しくな
るように、充填物を所定の厚み分エッチングする工程を
含むのが好ましい。このように構成すれば、化学機械研
磨法を用いて平坦化する際に、容易に、パターン依存性
を排除することができる。
において、好ましくは、非開口部は、半導体基板の表面
に形成された素子形成領域を含み、開口部は、半導体基
板の表面に形成された素子分離溝を含む。このように構
成すれば、トレンチ分離による素子分離溝の平坦化を容
易に行うことができる。上記一の局面による半導体装置
の製造方法において、好ましくは、充填物を所定の厚み
分エッチングする工程は、化学機械研磨法により非開口
部上および開口部上に位置する充填物を研磨する際に、
パターン依存性を排除することが可能な厚み分だけ、充
填物をエッチングする工程を含む。このように構成すれ
ば、化学機械研磨法を用いて容易に平坦化を行うことが
できる。この場合、充填物を所定の厚み分エッチングす
る工程は、エッチングされた充填物の上面の高さと、開
口部上に位置する充填物の上面の高さとがほぼ等しくな
るように、充填物を所定の厚み分エッチングする工程を
含むのが好ましい。このように構成すれば、化学機械研
磨法を用いて平坦化する際に、容易に、パターン依存性
を排除することができる。
【００１６】また、この場合、好ましくは、半導体基板
上の所定領域にエッチングマスクを形成した後、エッチ
ングマスクをマスクとして半導体基板をエッチングする
ことによって開口部を形成する工程をさらに備え、充填
物を所定の厚み分エッチングする工程は、開口部の開口
深さと開口部形成後のエッチングマスクの厚みとの合計
分、充填物をエッチングする工程を含む。このように構
成すれば、エッチングされた充填物の上面の高さと、開
口部上に位置する充填物の上面の高さとを容易にほぼ等
しくすることができるので、化学機械研磨法を用いて平
坦化する際に、容易に、パターン依存性を排除すること
ができる。
上の所定領域にエッチングマスクを形成した後、エッチ
ングマスクをマスクとして半導体基板をエッチングする
ことによって開口部を形成する工程をさらに備え、充填
物を所定の厚み分エッチングする工程は、開口部の開口
深さと開口部形成後のエッチングマスクの厚みとの合計
分、充填物をエッチングする工程を含む。このように構
成すれば、エッチングされた充填物の上面の高さと、開
口部上に位置する充填物の上面の高さとを容易にほぼ等
しくすることができるので、化学機械研磨法を用いて平
坦化する際に、容易に、パターン依存性を排除すること
ができる。
【００１７】上記一の局面による半導体装置の製造方法
において、好ましくは、マスク層を形成する工程は、開
口部の上方に位置する充填物上のみならず、非開口部の
上方に位置する充填物上の所定領域にも、マスク層を形
成する工程を含む。このように構成すれば、マスク層が
ずれて形成された場合にも、開口部上に形成された高さ
の低い充填物部分がエッチングされるのを防止すること
ができる。すなわち、エッチングプロセスのマージン
（製造余裕）を確保することができる。
において、好ましくは、マスク層を形成する工程は、開
口部の上方に位置する充填物上のみならず、非開口部の
上方に位置する充填物上の所定領域にも、マスク層を形
成する工程を含む。このように構成すれば、マスク層が
ずれて形成された場合にも、開口部上に形成された高さ
の低い充填物部分がエッチングされるのを防止すること
ができる。すなわち、エッチングプロセスのマージン
（製造余裕）を確保することができる。
【００１８】この場合、非開口部の上方の位置する充填
物上の所定領域に形成されるマスク層の部分の幅は、非
開口部の上方に位置する充填物のうち、マスク層下に位
置するエッチングされなかった部分と、マスク層下に位
置しないエッチングされた部分との、化学機械研磨によ
る除去完了時点が実質的に等しくなるような幅に設定さ
れている。このように構成すれば、化学機械研磨により
平坦化する際に、表面にばらつきが発生することなく平
坦化することができる。また、この場合、非開口部の上
方に位置する充填物上の所定領域に形成されるマスク層
の部分の幅は、１００μｍ未満である。このように構成
すれば、非開口部の上方に位置する充填物のうち、マス
ク層下に位置するエッチングされなかった部分と、マス
ク層下に位置しないエッチングされた部分との、化学機
械研磨による除去完了時点を容易に実質的に等しくする
ことができる。
物上の所定領域に形成されるマスク層の部分の幅は、非
開口部の上方に位置する充填物のうち、マスク層下に位
置するエッチングされなかった部分と、マスク層下に位
置しないエッチングされた部分との、化学機械研磨によ
る除去完了時点が実質的に等しくなるような幅に設定さ
れている。このように構成すれば、化学機械研磨により
平坦化する際に、表面にばらつきが発生することなく平
坦化することができる。また、この場合、非開口部の上
方に位置する充填物上の所定領域に形成されるマスク層
の部分の幅は、１００μｍ未満である。このように構成
すれば、非開口部の上方に位置する充填物のうち、マス
ク層下に位置するエッチングされなかった部分と、マス
ク層下に位置しないエッチングされた部分との、化学機
械研磨による除去完了時点を容易に実質的に等しくする
ことができる。
【００１９】上記の場合、マスク層を形成する工程は、
マスク層を、小さい幅を有する非開口部の上方に位置す
る充填物のほぼ全面上に形成するとともに、大きい幅を
有する非開口部の上方に位置する充填物の一部上に形成
する工程を含んでいてもよい。このように構成すれば、
大きい幅を有する非開口部の上方に位置するパターン依
存性に影響する充填物部分のみをエッチングすることが
できる。この場合、好ましくは、小さい幅を有する非開
口部の上方に位置する充填物の全面上に形成されたマス
ク層の幅は、１００μｍ未満である。このように構成す
れば、小さい幅を有する非開口部の上方に位置する充填
物部分をエッチングしなくても、容易に、小さい幅を有
する非開口部の上方の位置する充填物を化学機械研磨法
を用いて除去することができる。
マスク層を、小さい幅を有する非開口部の上方に位置す
る充填物のほぼ全面上に形成するとともに、大きい幅を
有する非開口部の上方に位置する充填物の一部上に形成
する工程を含んでいてもよい。このように構成すれば、
大きい幅を有する非開口部の上方に位置するパターン依
存性に影響する充填物部分のみをエッチングすることが
できる。この場合、好ましくは、小さい幅を有する非開
口部の上方に位置する充填物の全面上に形成されたマス
ク層の幅は、１００μｍ未満である。このように構成す
れば、小さい幅を有する非開口部の上方に位置する充填
物部分をエッチングしなくても、容易に、小さい幅を有
する非開口部の上方の位置する充填物を化学機械研磨法
を用いて除去することができる。
【００２０】上記一の局面による半導体装置の製造方法
において、好ましくは、非開口部に、位置検出溝を形成
する工程をさらに備え、マスク層は、位置検出溝の上方
以外の領域に形成されており、充填物を所定の厚み分エ
ッチングする工程は、位置検出溝内に位置する充填物も
同時にエッチングする工程を含む。このように構成すれ
ば、後の工程において、位置検出溝内に配線材料を形成
したとしても、その配線材料の上表面の高さを位置検出
溝の溝縁よりも低くすることができる。これにより、位
置検出溝の溝縁近傍の段差を用いることによって、たと
えば、配線層の形成工程などにおいて位置検出を行うこ
とができる。
において、好ましくは、非開口部に、位置検出溝を形成
する工程をさらに備え、マスク層は、位置検出溝の上方
以外の領域に形成されており、充填物を所定の厚み分エ
ッチングする工程は、位置検出溝内に位置する充填物も
同時にエッチングする工程を含む。このように構成すれ
ば、後の工程において、位置検出溝内に配線材料を形成
したとしても、その配線材料の上表面の高さを位置検出
溝の溝縁よりも低くすることができる。これにより、位
置検出溝の溝縁近傍の段差を用いることによって、たと
えば、配線層の形成工程などにおいて位置検出を行うこ
とができる。
【００２１】上記一の局面による半導体装置の製造方法
において、好ましくは、半導体基板上の所定領域にシリ
コン窒化膜を形成する工程と、シリコン窒化膜をマスク
として、半導体基板をエッチングすることによって、開
口部として素子分離溝を形成する工程とをさらに備え、
充填物を形成する工程は、素子分離溝に充填物を埋め込
むとともに、素子分離溝上および非開口部上にシリコン
酸化膜を含む充填物を形成する工程を含み、表面の平坦
化を行う工程は、シリコン窒化膜をストッパとして、素
子分離溝上および非開口部上に位置する充填物の上面を
化学機械研磨法によって研磨することによって、表面の
平坦化を行う工程を含む。このように構成すれば、トレ
ンチ分離による素子分離領域の形成時に、化学機械研磨
法による表面の平坦化を容易に行うことができる。
において、好ましくは、半導体基板上の所定領域にシリ
コン窒化膜を形成する工程と、シリコン窒化膜をマスク
として、半導体基板をエッチングすることによって、開
口部として素子分離溝を形成する工程とをさらに備え、
充填物を形成する工程は、素子分離溝に充填物を埋め込
むとともに、素子分離溝上および非開口部上にシリコン
酸化膜を含む充填物を形成する工程を含み、表面の平坦
化を行う工程は、シリコン窒化膜をストッパとして、素
子分離溝上および非開口部上に位置する充填物の上面を
化学機械研磨法によって研磨することによって、表面の
平坦化を行う工程を含む。このように構成すれば、トレ
ンチ分離による素子分離領域の形成時に、化学機械研磨
法による表面の平坦化を容易に行うことができる。
【００２２】上記一の局面による半導体装置の製造方法
において、好ましくは、表面の平坦化を行う工程は、充
填物の上面をマイクロブラスト法を用いて削ることによ
って、表面の平坦化を行う工程を含む。このように構成
すれば、容易に表面の平坦化を行うことができる。
において、好ましくは、表面の平坦化を行う工程は、充
填物の上面をマイクロブラスト法を用いて削ることによ
って、表面の平坦化を行う工程を含む。このように構成
すれば、容易に表面の平坦化を行うことができる。
【００２３】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。まず、図１〜図８を参照
して、本発明の一実施形態による半導体装置の製造方法
について説明する。まず、図１に示すように、シリコン
からなる半導体基板１上に、約１０ｎｍの厚みを有する
熱酸化膜２および約１５０ｎｍの厚みを有するシリコン
窒化膜３を順次形成した後、フォトリソグラフィ技術と
エッチング技術とを用いて、シリコン窒化膜３をパター
ンニングする。そして、そのパターンニングされたシリ
コン窒化膜３をマスクとして、熱酸化膜２をエッチング
するとともに、半導体基板１を約３００ｎｍエッチング
することによって、開口面積の小さいトレンチ４と、開
口面積の大きいトレンチ５と、位置検出溝６とを形成す
る。これらのトレンチ４および５と位置検出溝６とは、
深さ約３００ｎｍを有するように形成する。
態を図面に基づいて説明する。まず、図１〜図８を参照
して、本発明の一実施形態による半導体装置の製造方法
について説明する。まず、図１に示すように、シリコン
からなる半導体基板１上に、約１０ｎｍの厚みを有する
熱酸化膜２および約１５０ｎｍの厚みを有するシリコン
窒化膜３を順次形成した後、フォトリソグラフィ技術と
エッチング技術とを用いて、シリコン窒化膜３をパター
ンニングする。そして、そのパターンニングされたシリ
コン窒化膜３をマスクとして、熱酸化膜２をエッチング
するとともに、半導体基板１を約３００ｎｍエッチング
することによって、開口面積の小さいトレンチ４と、開
口面積の大きいトレンチ５と、位置検出溝６とを形成す
る。これらのトレンチ４および５と位置検出溝６とは、
深さ約３００ｎｍを有するように形成する。
【００２４】そして、トレンチ４および５と位置検出溝
６との開口表面に酸化処理を施すことによって、約２０
ｎｍの厚みを有する熱酸化膜７を形成する。なお、この
トレンチ４および５の表面の熱酸化処理は、トレンチ４
および５の開口上端部の丸めを行うために行われる。次
に、図２に示すように、全面に充填物としてのシリコン
酸化膜１０を約６００ｎｍの厚みで堆積する。このシリ
コン酸化膜１０は、シリコン窒化膜３の全面を覆うよう
に堆積されるとともに、トレンチ４および５の上方にお
いて、その高さがシリコン窒化膜３の高さよりも高くな
るように形成される。このシリコン酸化膜１０は、トレ
ンチ４および５に充填されることによって、トレンチ４
および５の両側を絶縁するための素子分離領域を構成す
る。
６との開口表面に酸化処理を施すことによって、約２０
ｎｍの厚みを有する熱酸化膜７を形成する。なお、この
トレンチ４および５の表面の熱酸化処理は、トレンチ４
および５の開口上端部の丸めを行うために行われる。次
に、図２に示すように、全面に充填物としてのシリコン
酸化膜１０を約６００ｎｍの厚みで堆積する。このシリ
コン酸化膜１０は、シリコン窒化膜３の全面を覆うよう
に堆積されるとともに、トレンチ４および５の上方にお
いて、その高さがシリコン窒化膜３の高さよりも高くな
るように形成される。このシリコン酸化膜１０は、トレ
ンチ４および５に充填されることによって、トレンチ４
および５の両側を絶縁するための素子分離領域を構成す
る。
【００２５】上記のように、トレンチ４および５にシリ
コン酸化膜１０を埋め込んだ後、シリコン窒化膜３をス
トッパーとしてＣＭＰ法により平坦化を行うための準備
作業に入る。ここで、図２に示した状態では、シリコン
酸化膜１０の上面の形状は、トレンチ４および５やシリ
コン窒化膜３の開口パターンなど、半導体基板１やその
上に形成される膜の開口パターンに起因した起伏（凹凸
形状）を有する。そして、このような起伏を有するシリ
コン酸化膜１０に対してＣＭＰ法を用いて平坦化を行う
と、上述したように、パターンに依存して表面にばらつ
きが生じるので、表面の平坦性を確保するのが困難にな
る。
コン酸化膜１０を埋め込んだ後、シリコン窒化膜３をス
トッパーとしてＣＭＰ法により平坦化を行うための準備
作業に入る。ここで、図２に示した状態では、シリコン
酸化膜１０の上面の形状は、トレンチ４および５やシリ
コン窒化膜３の開口パターンなど、半導体基板１やその
上に形成される膜の開口パターンに起因した起伏（凹凸
形状）を有する。そして、このような起伏を有するシリ
コン酸化膜１０に対してＣＭＰ法を用いて平坦化を行う
と、上述したように、パターンに依存して表面にばらつ
きが生じるので、表面の平坦性を確保するのが困難にな
る。
【００２６】そこで、本実施形態では、まず図３に示す
ように、トレンチ４および５の上方にマスク層１１を形
成する。なお、マスク層１１は、位置検出溝６の上方に
は形成しない。そして、マスク層１１を用いて、トレン
チ４および５の上方以外の領域に堆積されたシリコン酸
化膜１０を、所定の厚み分だけ部分的に異方性エッチン
グすることによって、幅の広い素子形成領域３０の上方
に、図４に示されるような凹部を形成する。この場合の
シリコン酸化膜１０のエッチング量は、本実施形態で
は、トレンチ５の溝の深さと、トレンチ５形成後のシリ
コン窒化膜３の膜厚との和に相当する量とする。これ
は、以下の理由による。すなわち、シリコン酸化膜１０
の堆積後、開口面積の大きなトレンチ５の上方に位置す
るシリコン酸化膜１０の高さは、素子領域３０上のシリ
コン酸化膜１０の高さよりも、トレンチ５の溝の深さ
と、トレンチ５形成後のシリコン窒化膜３の膜厚との和
に相当する量だけ低い。なお、この場合は、シリコン酸
化膜２の膜厚は薄いため近似的に無視している。したが
って、エッチング量を、トレンチ５の溝の深さと、トレ
ンチ５形成後のシリコン窒化膜３の膜厚との和に相当す
る量に設定すれば、幅の広い素子領域３０上に堆積され
たシリコン酸化膜１０の高さを、トレンチ５の上方のシ
リコン酸化膜１０の高さとほぼ等しくすることができ
る。これにより、後のＣＭＰ工程において、パターン依
存性を緩和することができる。
ように、トレンチ４および５の上方にマスク層１１を形
成する。なお、マスク層１１は、位置検出溝６の上方に
は形成しない。そして、マスク層１１を用いて、トレン
チ４および５の上方以外の領域に堆積されたシリコン酸
化膜１０を、所定の厚み分だけ部分的に異方性エッチン
グすることによって、幅の広い素子形成領域３０の上方
に、図４に示されるような凹部を形成する。この場合の
シリコン酸化膜１０のエッチング量は、本実施形態で
は、トレンチ５の溝の深さと、トレンチ５形成後のシリ
コン窒化膜３の膜厚との和に相当する量とする。これ
は、以下の理由による。すなわち、シリコン酸化膜１０
の堆積後、開口面積の大きなトレンチ５の上方に位置す
るシリコン酸化膜１０の高さは、素子領域３０上のシリ
コン酸化膜１０の高さよりも、トレンチ５の溝の深さ
と、トレンチ５形成後のシリコン窒化膜３の膜厚との和
に相当する量だけ低い。なお、この場合は、シリコン酸
化膜２の膜厚は薄いため近似的に無視している。したが
って、エッチング量を、トレンチ５の溝の深さと、トレ
ンチ５形成後のシリコン窒化膜３の膜厚との和に相当す
る量に設定すれば、幅の広い素子領域３０上に堆積され
たシリコン酸化膜１０の高さを、トレンチ５の上方のシ
リコン酸化膜１０の高さとほぼ等しくすることができ
る。これにより、後のＣＭＰ工程において、パターン依
存性を緩和することができる。
【００２７】また、上記のようにトレンチ４および５の
上方以外の領域に堆積されたシリコン酸化膜１０を部分
的にエッチングすることによって、シリコン酸化膜１０
のうち、その上面が他の領域と比較して高い部分の幅を
小さくすることができるので、その高い部分が速やかに
除去される。その結果、ＣＭＰ完了後のパターン依存性
を緩和することができる。
上方以外の領域に堆積されたシリコン酸化膜１０を部分
的にエッチングすることによって、シリコン酸化膜１０
のうち、その上面が他の領域と比較して高い部分の幅を
小さくすることができるので、その高い部分が速やかに
除去される。その結果、ＣＭＰ完了後のパターン依存性
を緩和することができる。
【００２８】また、マスク層１１が形成されていない領
域のシリコン酸化膜１０をエッチングにより完全に除去
するのではなく、所定の厚み分だけエッチングすること
によって、シリコン酸化膜１０の下地膜としてのシリコ
ン窒化膜３との選択比の違いを利用して、シリコン窒化
膜３を平坦化の際のストッパ膜として有効に利用するこ
とができる。すなわち、シリコン窒化膜３はＣＭＰ法に
よる研磨の際の終点検知に必要であるので、シリコン窒
化膜３の表面が最初から露出していると終点検知が困難
になる。本実施形態では、シリコン酸化膜１０を所定の
厚み分だけエッチングすることによって、シリコン窒化
膜３をストッパ膜として、容易に、ＣＭＰ法による研磨
の際の終点検知を行うことが可能となる。
域のシリコン酸化膜１０をエッチングにより完全に除去
するのではなく、所定の厚み分だけエッチングすること
によって、シリコン酸化膜１０の下地膜としてのシリコ
ン窒化膜３との選択比の違いを利用して、シリコン窒化
膜３を平坦化の際のストッパ膜として有効に利用するこ
とができる。すなわち、シリコン窒化膜３はＣＭＰ法に
よる研磨の際の終点検知に必要であるので、シリコン窒
化膜３の表面が最初から露出していると終点検知が困難
になる。本実施形態では、シリコン酸化膜１０を所定の
厚み分だけエッチングすることによって、シリコン窒化
膜３をストッパ膜として、容易に、ＣＭＰ法による研磨
の際の終点検知を行うことが可能となる。
【００２９】また、図３に示した工程において、マスク
層１１がずれた場合にもトレンチ５上のシリコン酸化膜
１０の上面の低い部分がエッチングされないようにする
ために、マスク層１１には、マージン量Ｗ１がとられて
いる。このマスク層１１のマージン部分は、広い素子領
域３０の上方に位置している。つまり、本実施形態で
は、マスク層１１は、トレンチ４および５の上方のみな
らず、素子領域３０の上方の一部にも形成されている。
層１１がずれた場合にもトレンチ５上のシリコン酸化膜
１０の上面の低い部分がエッチングされないようにする
ために、マスク層１１には、マージン量Ｗ１がとられて
いる。このマスク層１１のマージン部分は、広い素子領
域３０の上方に位置している。つまり、本実施形態で
は、マスク層１１は、トレンチ４および５の上方のみな
らず、素子領域３０の上方の一部にも形成されている。
【００３０】このマージン量Ｗ１は、隣接する２つのト
レンチ４間の上方に位置するシリコン酸化膜１０の部分
１０ｂのうち、最大線幅Ｗ２を有する部分がＣＭＰ法に
よって除去される間に、シリコン酸化膜１０のマージン
部分１０ａがほぼ完全に除去される幅に設定する。この
ようにマージン量Ｗ１を設定することによって、隣接す
るトレンチ４間の上方に位置するシリコン酸化膜１０の
部分１０ｂが除去される時点において、シリコン窒化膜
１０のマージン部分１０ａも除去することができる。し
たがって、このようなマージン量Ｗ１をＣＭＰ工程にお
いてパターン依存性を排除するための目安として用いる
ことができる。
レンチ４間の上方に位置するシリコン酸化膜１０の部分
１０ｂのうち、最大線幅Ｗ２を有する部分がＣＭＰ法に
よって除去される間に、シリコン酸化膜１０のマージン
部分１０ａがほぼ完全に除去される幅に設定する。この
ようにマージン量Ｗ１を設定することによって、隣接す
るトレンチ４間の上方に位置するシリコン酸化膜１０の
部分１０ｂが除去される時点において、シリコン窒化膜
１０のマージン部分１０ａも除去することができる。し
たがって、このようなマージン量Ｗ１をＣＭＰ工程にお
いてパターン依存性を排除するための目安として用いる
ことができる。
【００３１】このマージン量Ｗ１の最大値は、本実施形
態では約１００μｍ未満に設定する。この点について、
図９を参照して説明する。図９には、１０μｍの線幅を
有するシリコン酸化膜がＣＭＰによって完全に除去され
る時点において、様々な線幅（LINE WIDTH）を有するシ
リコン酸化膜の残膜量（QUANTITY OF RESIDUAL FILM）
が示されている。図９から明らかなように、１０μｍの
線幅を有するシリコン酸化膜がＣＭＰによって完全に除
去される時点において、１００μｍ未満の線幅を有する
シリコン酸化膜はほぼ完全に除去される。したがって、
上記隣接するトレンチ４間の上方に位置するエッチング
されないシリコン酸化膜１０の部分１０ｂの線幅Ｗ２
と、マージン部分１０ａの線幅Ｗ１とが、共に、１００
μｍ未満となるように設定することにより、ＣＭＰ工程
において速やかにシリコン酸化膜の起伏を緩和すること
ができる。
態では約１００μｍ未満に設定する。この点について、
図９を参照して説明する。図９には、１０μｍの線幅を
有するシリコン酸化膜がＣＭＰによって完全に除去され
る時点において、様々な線幅（LINE WIDTH）を有するシ
リコン酸化膜の残膜量（QUANTITY OF RESIDUAL FILM）
が示されている。図９から明らかなように、１０μｍの
線幅を有するシリコン酸化膜がＣＭＰによって完全に除
去される時点において、１００μｍ未満の線幅を有する
シリコン酸化膜はほぼ完全に除去される。したがって、
上記隣接するトレンチ４間の上方に位置するエッチング
されないシリコン酸化膜１０の部分１０ｂの線幅Ｗ２
と、マージン部分１０ａの線幅Ｗ１とが、共に、１００
μｍ未満となるように設定することにより、ＣＭＰ工程
において速やかにシリコン酸化膜の起伏を緩和すること
ができる。
【００３２】図４に示したように、マスク層１１を用い
て、幅の広い素子領域３０の上方に位置するシリコン酸
化膜１０をエッチングすることによってトレンチ５の上
方に位置するシリコン酸化膜１０の上面とほぼ同じ高さ
の底面を有する凹部を形成した後、マスク層１１を除去
する。これにより、図５に示されるような形状が得られ
る。
て、幅の広い素子領域３０の上方に位置するシリコン酸
化膜１０をエッチングすることによってトレンチ５の上
方に位置するシリコン酸化膜１０の上面とほぼ同じ高さ
の底面を有する凹部を形成した後、マスク層１１を除去
する。これにより、図５に示されるような形状が得られ
る。
【００３３】なお、図３に示した工程において、位置検
出溝６の上方にはマスク層１１を形成していないため、
図４に示した工程において位置検出溝６の上方に位置す
るシリコン酸化膜１０も所定量エッチングされる。これ
により、位置検出溝６内には、位置検出溝６の深さより
も厚みの小さいシリコン酸化膜からなる充填物６０が形
成される。
出溝６の上方にはマスク層１１を形成していないため、
図４に示した工程において位置検出溝６の上方に位置す
るシリコン酸化膜１０も所定量エッチングされる。これ
により、位置検出溝６内には、位置検出溝６の深さより
も厚みの小さいシリコン酸化膜からなる充填物６０が形
成される。
【００３４】図５に示した状態から、シリコン窒化膜３
をストッパー膜としてＣＭＰ法を用いて、シリコン酸化
膜１０の表面を研磨により除去する。この場合、シリコ
ン酸化膜１０のマージン部分１０ａおよび隣接するトレ
ンチ間に位置する部分１０ｂは、共に、１００μｍ未満
の線幅であるので、速やかに除去される。そして、エッ
チングされたシリコン酸化膜１０の領域およびトレンチ
５の上方に位置するシリコン酸化膜１０とがほぼ同じ研
磨速度で除去される。その結果、幅の広い素子領域３０
上に位置するシリコン窒化膜３上にシリコン酸化膜１０
が残ったり、トレンチ５に位置するシリコン酸化膜１０
の上面が低くなったりするのを防止することができる。
これにより、より良好に平坦化を行うことができる。
をストッパー膜としてＣＭＰ法を用いて、シリコン酸化
膜１０の表面を研磨により除去する。この場合、シリコ
ン酸化膜１０のマージン部分１０ａおよび隣接するトレ
ンチ間に位置する部分１０ｂは、共に、１００μｍ未満
の線幅であるので、速やかに除去される。そして、エッ
チングされたシリコン酸化膜１０の領域およびトレンチ
５の上方に位置するシリコン酸化膜１０とがほぼ同じ研
磨速度で除去される。その結果、幅の広い素子領域３０
上に位置するシリコン窒化膜３上にシリコン酸化膜１０
が残ったり、トレンチ５に位置するシリコン酸化膜１０
の上面が低くなったりするのを防止することができる。
これにより、より良好に平坦化を行うことができる。
【００３５】なお、シリコン酸化膜１０とシリコン窒化
膜３とでは、ＣＭＰで用いられる化学溶液に対するエッ
チング耐性が異なるため、シリコン窒化膜３をストッパ
ーとして容易に平坦化を行うことができる。このような
平坦化によって、図６に示されるように、開口面積の小
さいトレンチ４内にはシリコン酸化膜からなる充填物４
０が形成されるとともに、開口面積の大きいトレンチ５
内にはシリコン酸化膜からなる充填物５０が形成され
る。この後、シリコン窒化膜３を燐酸によって剥離する
とともに、熱酸化膜２を希フッ酸によって剥離すること
によって、図７に示される構造が得られる。
膜３とでは、ＣＭＰで用いられる化学溶液に対するエッ
チング耐性が異なるため、シリコン窒化膜３をストッパ
ーとして容易に平坦化を行うことができる。このような
平坦化によって、図６に示されるように、開口面積の小
さいトレンチ４内にはシリコン酸化膜からなる充填物４
０が形成されるとともに、開口面積の大きいトレンチ５
内にはシリコン酸化膜からなる充填物５０が形成され
る。この後、シリコン窒化膜３を燐酸によって剥離する
とともに、熱酸化膜２を希フッ酸によって剥離すること
によって、図７に示される構造が得られる。
【００３６】次に、図７に示す状態から、犠牲酸化膜
（図示せず）を形成した後、素子領域３０にイオン注入
を行うことによって、ソース領域およびドレイン領域な
どの活性領域（（図示せず）を形成する。この後、犠牲
酸化膜を希フッ酸によって剥離する。次に、図８に示す
ように、ゲート酸化膜２０を形成した後、ゲート電極２
１を形成する。
（図示せず）を形成した後、素子領域３０にイオン注入
を行うことによって、ソース領域およびドレイン領域な
どの活性領域（（図示せず）を形成する。この後、犠牲
酸化膜を希フッ酸によって剥離する。次に、図８に示す
ように、ゲート酸化膜２０を形成した後、ゲート電極２
１を形成する。
【００３７】上述したシリコン窒化膜３の膜厚は、熱酸
化膜２や犠牲酸化膜のエッチング時などにシリコン酸化
膜などからなる充填物４０および５０がエッチングされ
る膜厚を予め見込んで設定する。これにより、最終的
に、トレンチ４および５に充填されるシリコン酸化膜か
らなる充填物４０および５０を所望の高さに形成するこ
とができる。
化膜２や犠牲酸化膜のエッチング時などにシリコン酸化
膜などからなる充填物４０および５０がエッチングされ
る膜厚を予め見込んで設定する。これにより、最終的
に、トレンチ４および５に充填されるシリコン酸化膜か
らなる充填物４０および５０を所望の高さに形成するこ
とができる。
【００３８】なお、図８に示す工程において、ゲート電
極２１と同じ材料からなる導電層６１が位置検出溝６の
充填物６０上にも形成される。この場合、位置検出溝６
の充填物６０は厚みが小さいため、その充填物６０上に
導電層６１が形成されたとしても、導電層６１の上面は
位置検出溝６の溝縁よりも低くなる。これにより、位置
検出溝６の溝縁と溝底（導電層６１の上面）との段差を
利用することによって、その後のリソグラフィー工程に
おいて、半導体基板１のパターンと露光装置上のマスク
パターンとの位置合わせを行うことができる。
極２１と同じ材料からなる導電層６１が位置検出溝６の
充填物６０上にも形成される。この場合、位置検出溝６
の充填物６０は厚みが小さいため、その充填物６０上に
導電層６１が形成されたとしても、導電層６１の上面は
位置検出溝６の溝縁よりも低くなる。これにより、位置
検出溝６の溝縁と溝底（導電層６１の上面）との段差を
利用することによって、その後のリソグラフィー工程に
おいて、半導体基板１のパターンと露光装置上のマスク
パターンとの位置合わせを行うことができる。
【００３９】本実施形態では、上記のように、広い素子
領域３０上に堆積されたシリコン酸化膜１０を所定の厚
み分エッチングすることによって、シリコン酸化膜１０
の表面の高さの高い部分の幅を小さくすることができる
ので、ＣＭＰ法による平坦化の際に、シリコン酸化膜１
０の高さの高い部分が除去されやすくなる。これによ
り、ＣＭＰ法による平坦化の際のパターン依存性を緩和
することができる。その結果、平坦化後の表面にばらつ
きが発生するのを防止することができる。
領域３０上に堆積されたシリコン酸化膜１０を所定の厚
み分エッチングすることによって、シリコン酸化膜１０
の表面の高さの高い部分の幅を小さくすることができる
ので、ＣＭＰ法による平坦化の際に、シリコン酸化膜１
０の高さの高い部分が除去されやすくなる。これによ
り、ＣＭＰ法による平坦化の際のパターン依存性を緩和
することができる。その結果、平坦化後の表面にばらつ
きが発生するのを防止することができる。
【００４０】また、上記実施形態では、マスク層１１
を、開口面積の大きなトレンチ５の上方に位置するシリ
コン酸化膜１０上のみならず、素子領域３０上に位置す
るシリコン酸化膜１０の一部上にも形成することによっ
て、マスク層１１の位置がずれた場合にもトレンチ５上
に位置する上面の低いシリコン酸化膜１０の部分がエッ
チングされるのが防止される。つまり、製造プロセス上
のマージンを確保することができる。
を、開口面積の大きなトレンチ５の上方に位置するシリ
コン酸化膜１０上のみならず、素子領域３０上に位置す
るシリコン酸化膜１０の一部上にも形成することによっ
て、マスク層１１の位置がずれた場合にもトレンチ５上
に位置する上面の低いシリコン酸化膜１０の部分がエッ
チングされるのが防止される。つまり、製造プロセス上
のマージンを確保することができる。
【００４１】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく、特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。たとえば、上記実施形態では、シリコン酸
化膜１０を約６００ｎｍ堆積するようにしたが、本発明
はこれに限らず、トレンチの溝底からストッパー膜とし
てのシリコン窒化膜の上面までの高さよりも大きな値を
有する膜厚量のシリコン酸化膜を堆積するようにすれば
よい。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく、特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。たとえば、上記実施形態では、シリコン酸
化膜１０を約６００ｎｍ堆積するようにしたが、本発明
はこれに限らず、トレンチの溝底からストッパー膜とし
てのシリコン窒化膜の上面までの高さよりも大きな値を
有する膜厚量のシリコン酸化膜を堆積するようにすれば
よい。
【００４２】また、上記実施形態では、シリコン酸化膜
１０のエッチング量を、トレンチ５の溝の深さと、トレ
ンチ５形成後のシリコン窒化膜３の膜厚との和に相当す
る量に設定したが、本発明はこれに限らず、ＣＭＰ法に
よるパターン依存性を緩和または排除することのできる
エッチング量であれば他のエッチング量であってもよ
い。
１０のエッチング量を、トレンチ５の溝の深さと、トレ
ンチ５形成後のシリコン窒化膜３の膜厚との和に相当す
る量に設定したが、本発明はこれに限らず、ＣＭＰ法に
よるパターン依存性を緩和または排除することのできる
エッチング量であれば他のエッチング量であってもよ
い。
【００４３】また、上記実施形態では、ＣＭＰ法による
研磨の際のストッパー膜として、シリコン窒化膜３を用
いたが、本発明はこれに限らず、ＣＭＰ法による研磨の
対象となるシリコン酸化膜との選択比が十分にとれる材
料であれば他の材料であってもよい。また、上記実施形
態では、シリコン酸化膜１０のエッチングの際に、異方
性エッチングを用いたが、本発明はこれに限らず、等方
性エッチングを用いてもよい。等方性エッチングを用い
る場合には、横方向へのサイドエッチングなどを考慮し
て、マスク層１１をトレンチ４および５の上方領域より
も十分に広くとることが好ましい。
研磨の際のストッパー膜として、シリコン窒化膜３を用
いたが、本発明はこれに限らず、ＣＭＰ法による研磨の
対象となるシリコン酸化膜との選択比が十分にとれる材
料であれば他の材料であってもよい。また、上記実施形
態では、シリコン酸化膜１０のエッチングの際に、異方
性エッチングを用いたが、本発明はこれに限らず、等方
性エッチングを用いてもよい。等方性エッチングを用い
る場合には、横方向へのサイドエッチングなどを考慮し
て、マスク層１１をトレンチ４および５の上方領域より
も十分に広くとることが好ましい。
【００４４】また、上記実施形態では、ゲート電極２１
の形成後の位置検出のために位置検出溝６を形成した
が、本発明はこれに限らず、ゲート電極２１の形成工程
後の位置検出手法として他の方法を用いてもよい。ま
た、上記実施形態では、トレンチ分離工程に例をとって
説明したが、本発明はこれに限らず、層間絶縁膜にコン
タクトホールを形成した後、そのコンタクトホール内に
導電物を充填する際などにおいても、本発明は適用可能
である。このように構成すれば、コンタクトホールに起
因して導電物表面にＣＭＰの制御性に影響を与える起伏
が生じる場合に有効に対処することができる。
の形成後の位置検出のために位置検出溝６を形成した
が、本発明はこれに限らず、ゲート電極２１の形成工程
後の位置検出手法として他の方法を用いてもよい。ま
た、上記実施形態では、トレンチ分離工程に例をとって
説明したが、本発明はこれに限らず、層間絶縁膜にコン
タクトホールを形成した後、そのコンタクトホール内に
導電物を充填する際などにおいても、本発明は適用可能
である。このように構成すれば、コンタクトホールに起
因して導電物表面にＣＭＰの制御性に影響を与える起伏
が生じる場合に有効に対処することができる。
【００４５】また、上記実施形態では、半導体基板１と
して、シリコン基板を用いたが、本発明はこれに限ら
ず、シリコン−ゲルマニウム合金、炭化ケイ素、ゲルマ
ニウム、セレン化カドミウム、硫化カドミウム、砒化ガ
リウムなどの材料からなる半導体基板を用いてもよい。
また、上記実施形態では、シリコン酸化膜１０を平坦化
する手法としてＣＭＰ法を用いたが、本発明はこれに限
らず、たとえば、マイクロブラスト工法などを用いて平
坦化を行ってもよい。なお、マイクロブラスト工法と
は、粉体を圧縮エアーに乗せてワークに吹き付けること
によって表面加工を行うエアーブラスト原理と、３μｍ
〜２０μｍ程度の微細砥粒を使用することによる脆性破
壊原理とによって高精度で微細加工を実現するドライエ
ッチング技術である。
して、シリコン基板を用いたが、本発明はこれに限ら
ず、シリコン−ゲルマニウム合金、炭化ケイ素、ゲルマ
ニウム、セレン化カドミウム、硫化カドミウム、砒化ガ
リウムなどの材料からなる半導体基板を用いてもよい。
また、上記実施形態では、シリコン酸化膜１０を平坦化
する手法としてＣＭＰ法を用いたが、本発明はこれに限
らず、たとえば、マイクロブラスト工法などを用いて平
坦化を行ってもよい。なお、マイクロブラスト工法と
は、粉体を圧縮エアーに乗せてワークに吹き付けること
によって表面加工を行うエアーブラスト原理と、３μｍ
〜２０μｍ程度の微細砥粒を使用することによる脆性破
壊原理とによって高精度で微細加工を実現するドライエ
ッチング技術である。
【図１】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図２】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図３】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図４】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図５】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図６】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図７】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図８】本発明を具体化した実施形態における半導体装
置の製造工程を順に示す図である。
置の製造工程を順に示す図である。
【図９】線幅と残膜量との関係を示した相関図である。
【図１０】従来の平坦化処理後の半導体装置を示した断
面図である。
面図である。
【図１１】従来のゲート電極形成後の半導体装置を示し
た断面図である。
た断面図である。
１、１０１…半導体基板、２…熱酸化膜、３、１０３…
シリコン窒化膜、４、５、１０５…トレンチ、６…位置
検出溝、７…熱酸化膜、１０、４０，５０、６０…シリ
コン酸化膜、１１…マスク、２０、１２０…ゲート酸化
膜、２１、１２１…ゲート電極、３０、１３０…素子領
域、６１…材料、１３１、１５０…シリコン酸化膜。
シリコン窒化膜、４、５、１０５…トレンチ、６…位置
検出溝、７…熱酸化膜、１０、４０，５０、６０…シリ
コン酸化膜、１１…マスク、２０、１２０…ゲート酸化
膜、２１、１２１…ゲート電極、３０、１３０…素子領
域、６１…材料、１３１、１５０…シリコン酸化膜。
Claims (12)
- 【請求項１】 開口部内に充填物を埋め込むとともに、
前記開口部上および非開口部上に前記充填物を形成する
工程と、 少なくとも前記開口部の上方に位置する前記充填物上
に、マスク層を形成する工程と、 前記マスク層をマスクとして、前記非開口部上に位置す
る前記充填物のうち、前記マスク層が形成されていない
領域の前記充填物を所定の厚み分エッチングする工程
と、 その後、前記開口部上および前記非開口部上に位置する
前記充填物の上面を削ることによって、表面の平坦化を
行う工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記表面の平坦化を行う工程は、前記充
填物の上面を化学的機械研磨法を用いて研磨することに
よって、前記表面の平坦化を行う工程を含むことを特徴
とした請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記表面の平坦化を行う工程は、前記充
填物の上面を化学的機械研磨法を用いて研磨することに
より、前記非開口部上に位置する前記充填物を実質的に
全て除去することによって、前記表面の平坦化を行う工
程を含むことを特徴とした請求項２に記載の半導体装置
の製造方法。 - 【請求項４】 前記非開口部は、半導体基板の表面に形
成された素子形成領域を含み、前記開口部は、前記半導
体基板の表面に形成された素子分離溝を含むことを特徴
とした請求項１〜３のいずれか１項に記載の半導体装置
の製造方法。 - 【請求項５】 前記充填物を所定の厚み分エッチングす
る工程は、 化学的機械研磨法により前記非開口部上および前記開口
部上に位置する充填物を研磨する際に、パターン依存性
を排除することが可能な厚み分だけ、前記充填物をエッ
チングする工程を含むことを特徴とした請求項１〜４の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項６】 前記充填物を所定の厚み分エッチングす
る工程は、前記エッチングされた充填物の上面の高さ
と、前記開口部上に位置する充填物の上面の高さとがほ
ぼ等しくなるように、前記充填物を所定の厚み分エッチ
ングする工程を含むことを特徴とした請求項５に記載の
半導体装置の製造方法。 - 【請求項７】 半導体基板上の所定領域にエッチングマ
スクを形成した後、前記エッチングマスクをマスクとし
て前記半導体基板をエッチングすることによって前記開
口部を形成する工程をさらに備え、前記充填物を所定の
厚み分エッチングする工程は、前記開口部の開口深さと
前記開口部形成後の前記エッチングマスクの厚みとの合
計分、前記充填物をエッチングする工程を含むことを特
徴とした請求項５又は６に記載の半導体装置の製造方
法。 - 【請求項８】 前記マスク層を形成する工程は、前記開
口部の上方に位置する前記充填物上のみならず、前記非
開口部の上方に位置する前記充填物上の所定領域にも、
前記マスク層を形成する工程を含むことを特徴とした請
求項１〜７のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項９】 前記非開口部の上方の位置する前記充填
物上の所定領域に形成される前記マスク層の部分の幅
は、前記非開口部の上方に位置する充填物のうち、前記
マスク層下に位置するエッチングされなかった部分と、
前記マスク層下に位置しないエッチングされた部分と
の、前記化学機械研磨による除去完了時点が実質的に等
しくなるような幅に設定されていることを特徴とした請
求項８に記載の半導体装置の製造方法。 - 【請求項１０】 前記マスク層を形成する工程は、前記
マスク層を、小さい幅を有する前記非開口部の上方に位
置する前記充填物のほぼ全面上に形成するとともに、大
きい幅を有する前記非開口部の上方に位置する前記充填
物の一部上に形成する工程を含むことを特徴とした請求
項８又は９に記載の半導体装置の製造方法。 - 【請求項１１】 前記非開口部に、位置検出溝を形成す
る工程をさらに備え、前記マスク層は、前記位置検出溝
の上方以外の領域に形成されており、前記充填物を所定
の厚み分エッチングする工程は、前記位置検出溝内に位
置する前記充填物も同時にエッチングする工程を含むこ
とを特徴とした請求項１〜１０のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項１２】 半導体基板上の所定領域にシリコン窒
化膜を形成する工程と、前記シリコン窒化膜をマスクと
して、前記半導体基板をエッチングすることによって、
前記開口部として素子分離溝を形成する工程とをさらに
備え、前記充填物を形成する工程は、前記素子分離溝に
充填物を埋め込むとともに、前記素子分離溝上および非
開口部上にシリコン酸化膜を含む前記充填物を形成する
工程を含み、前記表面の平坦化を行う工程は、前記シリ
コン窒化膜をストッパとして、前記素子分離溝上および
前記非開口部上に位置する前記充填物の上面を化学的機
械研磨法によって研磨することによって、表面の平坦化
を行う工程を含むことを特徴とした請求項１〜１１のい
ずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317734A JP2002208630A (ja) | 2000-11-08 | 2001-10-16 | 半導体装置の製造方法 |
| US09/985,012 US6908858B2 (en) | 2000-11-08 | 2001-11-01 | Method of fabricating semiconductor device having opening filled up with filler |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340092 | 2000-11-08 | ||
| JP2000-340092 | 2000-11-08 | ||
| JP2001317734A JP2002208630A (ja) | 2000-11-08 | 2001-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208630A true JP2002208630A (ja) | 2002-07-26 |
Family
ID=26603571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317734A Pending JP2002208630A (ja) | 2000-11-08 | 2001-10-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6908858B2 (ja) |
| JP (1) | JP2002208630A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
| US10134603B2 (en) | 2016-09-22 | 2018-11-20 | Infineon Technologies Ag | Method of planarising a surface |
| US10074721B2 (en) * | 2016-09-22 | 2018-09-11 | Infineon Technologies Ag | Method of fabricating a semiconductor wafer that includes producing a planarised surface having both a mesa surface and an insulating layer surface |
| CN108281354B (zh) * | 2017-01-06 | 2022-07-12 | 联华电子股份有限公司 | 平坦化方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| US5863828A (en) * | 1996-09-25 | 1999-01-26 | National Semiconductor Corporation | Trench planarization technique |
| JP3519571B2 (ja) | 1997-04-11 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6015757A (en) * | 1997-07-02 | 2000-01-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer |
| TW434804B (en) * | 1998-04-18 | 2001-05-16 | United Microelectronics Corp | Chemical mechanical polishing method of shallow trench isolation |
| JPH11312730A (ja) | 1998-04-28 | 1999-11-09 | Sony Corp | 半導体装置の製造方法 |
| JP3171166B2 (ja) | 1998-05-27 | 2001-05-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3257511B2 (ja) | 1998-06-08 | 2002-02-18 | ソニー株式会社 | ポリッシュ工程を備えた半導体装置の製造方法 |
| US6261923B1 (en) * | 1999-01-04 | 2001-07-17 | Vanguard International Semiconductor Corporation | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP |
| US6258676B1 (en) * | 1999-11-01 | 2001-07-10 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a shallow trench isolation using HDP silicon oxynitride |
| US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
-
2001
- 2001-10-16 JP JP2001317734A patent/JP2002208630A/ja active Pending
- 2001-11-01 US US09/985,012 patent/US6908858B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6908858B2 (en) | 2005-06-21 |
| US20020055258A1 (en) | 2002-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663832A (en) | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement | |
| US6027982A (en) | Method to form shallow trench isolation structures with improved isolation fill and surface planarity | |
| KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
| JPH08503578A (ja) | 完全空乏電界効果トランジスタのための薄いｓｏｉ層 | |
| JPH07176463A (ja) | 半導体装置およびその製造方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| TW201209966A (en) | Split word line fabrication process | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| JP3581285B2 (ja) | 位置合わせマークを含む集積回路の作製方法 | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| US6472292B2 (en) | Process of manufacturing semiconductor device | |
| KR100561514B1 (ko) | 반도체 소자 제조 방법 | |
| EP1347509A2 (en) | Method to improve sti nano gap fill and moat nitride pull back | |
| JP2002208630A (ja) | 半導体装置の製造方法 | |
| US6613631B2 (en) | Method of forming a non-volatile semiconductor memory device with a tunnel barrier film defined by side walls | |
| US20040121532A1 (en) | Trench in semiconductor device and formation method thereof | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation | |
| JP3154057B2 (ja) | 半導体デバイスの素子隔離層形成方法 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| KR100567028B1 (ko) | 산화를 이용하여 얕은 트렌치 아이솔레이션의 프로파일을개선하는 방법 | |
| JP2004221353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |