JP3006387B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3006387B2
JP3006387B2 JP5342849A JP34284993A JP3006387B2 JP 3006387 B2 JP3006387 B2 JP 3006387B2 JP 5342849 A JP5342849 A JP 5342849A JP 34284993 A JP34284993 A JP 34284993A JP 3006387 B2 JP3006387 B2 JP 3006387B2
Authority
JP
Japan
Prior art keywords
film
silicon substrate
silicon dioxide
crystal silicon
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5342849A
Other languages
English (en)
Other versions
JPH07169831A (ja
Inventor
堅祐 小此木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5342849A priority Critical patent/JP3006387B2/ja
Priority to US08/356,509 priority patent/US5529947A/en
Publication of JPH07169831A publication Critical patent/JPH07169831A/ja
Application granted granted Critical
Publication of JP3006387B2 publication Critical patent/JP3006387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
高耐圧素子とその他の素子とを絶縁分離する貼合わせ型
のＳＯＩ基板を用いる半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】従来のこの種の半導体装置の一例とし
て、特開平４−２９３５３号公報に記載されたものがあ
る。これを図６を用いて説明する。先ず、図６（ａ）に
示すように、第１の単結晶シリコン基板２１の表面にＲ
ＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）法に
より段差を形成し、かつ全面に熱酸化または低温ＣＶＤ
等で二酸化シリコン膜２２を形成する。次に、図６
（ｂ）のように、ラッピングやポリッシング等の方法で
表面を前記二酸化シリコン膜２２以上の厚さで研磨し、
一部に二酸化シリコン膜２２を残した平坦化された表面
の基板を作製する。
【０００３】次いで、図６（ｃ）のように、この基板上
に第２の単結晶シリコン基板２３を貼り合わせ、熱処理
して強固に接着させ、更にこの第２の単結晶シリコン基
板１９を研削、研磨して所定の厚さにする。しかる上
で、図６（ｄ）のように、前記第２の単結晶シリコン基
板２３の表面に前記二酸化シリコン膜２２に達するＶ字
型の分離溝２４を形成し、島状単結晶シリコン２３ａを
形成する。また、分離溝２４に二酸化シリコン膜２５を
形成し、かつ多結晶シリコン２６で充填することで島状
単結晶シリコン２３ａが電気的に完全に分離される。こ
うようにして作製されたＳＯＩ基板に対し、図示は省略
するが、二酸化シリコン膜に囲まれていない部分に高耐
圧素子３を形成し、二酸化シリコン膜に囲まれる部分に
その他の素子を形成しパワーＩＣが形成される。
【０００４】
【発明が解決しようとする課題】この従来例の半導体装
置では、図６（ｂ）の工程において、二酸化シリコン膜
２２と第１の単結晶シリコン基板２１を同時に研削、研
磨しているが、この場合、二酸化シリコンと単結晶シリ
コンでは硬さが異なるため研磨速度が違う。そのため、
二酸化シリコン膜２２と単結晶シリコン基板２１との界
面に段差ができ、この基板に第２の単結晶シリコン基板
２３を貼り合わせたときに、その段差部にボイドが発生
しやすく、デバイス作製時に破裂等の不具合が生じるお
それがある。本発明者の実験結果では、二酸化シリコン
膜と単結晶シリコン基板の段差が５００Å〜１０００Å
となり、ボイドが発生し易くなることが判明した。
【０００５】また、図６（ａ）の工程で形成した段差が
急峻であるために、二酸化シリコン膜２２を形成したと
きに、この段差部における応力集中が避けられず、結晶
欠陥が発生し易い。本発明者が表面欠陥を異方性エッチ
ング法及びＴＥＭ観察を行ったところ、二酸化シリコン
膜２２と単結晶シリコン基板２１の界面より伸びる転位
及び積層欠陥が存在し、約１０4 個／ｃｍ2 であった。
更に、貼り合わせた第２の単結晶シリコン基板２３を所
定の厚さに形成したときに、界面位置と素子を形成する
基板表面とが近接されるため、貼り合わせ面からの汚染
の影響を受け易く、素子特性に悪影響を与えるという問
題がある。本発明の目的は、基板における応力集中、ボ
イドの発生による信頼性の低下、および汚染等を同時に
解消した半導体装置およびその製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
バーズビークの下面と同じ緩やかな形状の周辺部を有す
る凹部が表面にある第１の単結晶シリコン基板と、凹部
を表面と同じ高さまで充填する、シリコン膜とシリコン
膜より厚い絶縁物質膜とを重ねた積層膜と、第１の単結
晶シリコン基板の表面及び絶縁物質膜と貼り合わされる
第２の単結晶シリコン基板と、第１の単結晶シリコン基
板の裏面から絶縁物質膜に達する分離溝と、分離溝及び
絶縁物質膜に囲まれ第１の単結晶シリコン基板を島状に
電気的に分離した部分とを有し、シリコン膜が第１の単
結晶シリコン基板の表面側にあり凹部の開口の全面を覆
っている。なお、本発明の半導体装置は、凹部が、第１
の単結晶シリコン基板の表面を選択的に熱酸化してバー
ズビークがある二酸化シリコン膜を形成した後、二酸化
シリコン膜を除去して形成された、バーズビークの下面
と同じ緩やかな形状の周辺部を有してもよい。
【０００７】また、本発明の製造方法は、第１の単結晶
シリコン基板を覆う酸化防止膜を形成し、酸化防止膜の
開口から第１の単結晶シリコン基板の表面を選択的に熱
酸化してバーズビークがある二酸化シリコン膜を形成す
る工程と、二酸化シリコン膜を除去して、バーズビーク
の下面と同じ緩やかな形状の周辺部を有する凹部を第１
の単結晶シリコン基板の表面に形成する工程と、凹部を
表面と同じ高さまで絶縁物質膜で充填する工程と、第１
の単結晶シリコン基板の表面及び絶縁物質膜の露出面と
第２の単結晶シリコン基板とを貼り合わせる工程と、第
１の単結晶シリコン基板の裏面から絶縁物質膜に達する
分離溝を形成して、分離溝及び絶縁物質膜に囲まれて第
１の単結晶シリコン基板を島状に電気的に分離する工程
とを含むことを特徴とする。また、本発明の別な製造方
法は、第１の単結晶シリコン基板の表面を熱酸化して第
１の二酸化シリコン膜を形成する工程と、第１の二酸化
シリコン膜を選択的に加圧酸化して、第１の二酸化シリ
コン膜より厚さが厚い第２の二酸化シリコン膜を形成す
る工程と、第２の二酸化シリコン膜をエッチング除去し
てバーズビークの下面と同じ緩やかな形状の周辺部を有
する凹部を第１の単結晶シリコン基板の表面に形成する
工程と、凹部の表面を熱酸化し次に加圧酸化することに
より、第１の二酸化シリコン膜の表面の高さと同じ高さ
まで第３の二酸化シリコン膜を形成する工程と、第１の
二酸化シリコン膜及び第３の二酸化シリコン膜を、第１
の二酸化シリコン膜が無くなり第１の単結晶シリコン基
板の表面が露出するまで同時に全面にわたってウェット
エッチングする工程と、第１の単結晶シリコン基板の表
面及び凹部内の第３の二酸化シリコン膜の表面と第２の
単結晶シリコン基板とを貼り合わせる工程と、第１の単
結晶シリコン基板の裏面から第３の二酸化シリコン膜に
達する分離溝を形成して、分離溝及び第３の二酸化シリ
コン膜に囲まれて第１の単結晶シリコン基板を島状に電
気的に分離する工程とを含んでいる。
【０００８】
【実施例】次に、本発明を図面を参照して説明する。図
１〜図３は本発明の半導体装置をその製造工程にしたが
って示す断面図である。先ず、図１（ａ）のように、第
１の単結晶シリコン基板１１の表面を熱酸化し、約４０
０Åの厚さの第１の二酸化シリコン膜１２を形成する。
次いで、図１（ｂ）のように、前記第１の二酸化シリコ
ン膜１２上の全面に窒化シリコン膜１３をＣＶＤ法によ
り約１０００Åの厚さに堆積する。そして、低耐圧素子
（または回路制御素子）を形成する部分の窒化シリコン
膜１３をフォトリソグラフィ技術により選択的にエッチ
ングする。
【０００９】次に、図１（ｃ）のように、加圧酸化によ
り窒化シリコン膜１３の開口部を酸化する。これによ
り、開口部内の第１の二酸化シリコン膜１２の膜厚は約
２倍となり、かつその周辺部はいわゆるバーズビークの
ように緩やかな段差部となる。そして、図１（ｄ）のよ
うに、窒化シリコン膜１３の開口部内の第１の二酸化シ
リコン膜１２のみをウェットエッチングによりエッチン
グ除去する。
【００１０】その後、図２（ａ）のように、再度の熱酸
化を行い、前工程のエッチングにより単結晶シリコン基
板１１が露出した部分に約４００Åの膜厚の第２の二酸
化シリコン膜１４を形成する。さらに、これに続いて加
圧酸化を行うことで、図２（ｂ）のように、第２の二酸
化シリコン膜１４を約１〜２μｍ程度の膜厚に形成す
る。これによりこの第２の二酸化シリコン膜１４の表面
は前記第１の二酸化シリコン膜１２の表面と同程度の高
さ位置とされる。
【００１１】次に、図２（ｃ）のように、前記シリコン
窒化膜１３をプラズマエッチング等によりエッチングし
た後、全面にわたって約４００Åの厚さ分だけ第１およ
び第２の二酸化シリコン膜１２，１４をウェットエッチ
ングでエッチングすることにより、前記窒化シリコン膜
１３の開口部に相当する領域に存在していた第２の二酸
化シリコン膜１４が残される。そして、図２（ｄ）のよ
うに、前記第１の単結晶シリコン基板１１に対して第２
の単結晶シリコン基板１５を貼り合わせる。この貼り合
わせでは、常法である、洗浄＋貼り合わせ＋熱処理によ
る方法が用いられる。この結果、第１および第２の単結
晶シリコン基板１１，１５の間の所要領域に二酸化シリ
コン膜１４が埋設されたシリコン基板が形成される。
【００１２】次いで、図３（ａ）のように、シリコン基
板の上下を逆にし、上側に位置された第１の単結晶シリ
コン基板１１の上面（裏面）を所要の厚さまで研磨す
る。そして、図３（ｂ）のように、埋込み二酸化シリコ
ン膜１４の上の第１の単結晶シリコン基板１１の所要領
域をＶ字型に異方性エッチング法によりウエットエッチ
ングを行い（ドライエッチングによりトレンチ型でも行
える）、前記埋込み二酸化シリコン膜１４に達する分離
溝１６を形成する。この分離溝１６により島状単結晶シ
リコン１１ａが形成される。
【００１３】しかる後、図３（ｃ）のように、前記分離
溝１６の内面に第３の二酸化シリコン膜１７を形成し、
かつ溝内に多結晶シリコン１８を埋込むことで、前記島
状単結晶シリコン１１ａが電気的に分離され、素子分離
が完成される。なお、その後は、図３（ｄ）のように、
第１の単結晶シリコン基板１１にデバイスを作製するた
めの拡散を行い、埋込み二酸化シリコン膜１４が存在し
ない第１の単結晶シリコン基板の表面にパワー素子であ
る縦型ＭＯＳＦＥＴを形成し、埋込み二酸化シリコン１
４上の島状単結晶シリコンにパワー素子を制御する回路
素子であるＣＭＯＳを形成し、かつ単結晶シリコン基板
の裏面に電極１９を形成することで、高耐圧，大電流パ
ワー素子を形成し、高耐圧，大電流素子と低耐圧素子を
一体に有する半導体装置が完成される。
【００１４】したがって、このように製造された半導体
装置では、埋込み二酸化シリコン膜１４は、その縁部が
バーズビーク形状に沿った断面形状とされるため、その
段差は緩やかなものとされる。このため、この部分に局
所的な応力が集中されることが回避され、結晶欠陥をほ
とんど零にすることが可能となる。また、この製造方法
では、エッチング速度が異なる二酸化シリコンと単結晶
シリコンを研磨する工程が存在していないため、従来例
の段差が５００〜１０００Åに対し、５００Å以下にす
ることができ、ボイドの発生を抑制することが可能とな
る。更に、完成された半導体装置では、基板の貼り合わ
せ面は、埋込み二酸化シリコン膜１４の下側となり、素
子を形成する側の第１の単結晶シリコン基板１１の表面
との間にはこの埋込み二酸化シリコン膜１４が介在され
ているため、貼り合わせ時の汚染（たとえばボロン，重
金属元素等）がデバイスに悪影響を与えることもない。
【００１５】図４および図５は本発明の第２実施例を工
程順に示す断面図である。先ず、第１実施例の図１
（ａ）から図２（ｃ）までの工程と同じ工程により、図
４（ａ）の基板を形成する。次いで、図４（ｂ）のよう
に、埋込み二酸化シリコン膜１４を第１の単結晶シリコ
ン１１の表面より低くなるように（段差が約５００〜２
０００Å）ウエットエッチングを行なう。そして、図４
（ｃ）のように、その全面に、例えば結晶粒の細かい多
結晶シリコンやアモルファスシリコン等のシリコン固体
からなる充填膜２０を２μｍ以下の膜厚に形成する。
【００１６】次いで、図４（ｄ）のように、充填膜２０
を研磨し、埋込み二酸化シリコン膜１４が存在しない領
域に第１の単結晶シリコン基板１１の表面を露出させ
る。この場合、第１の単結晶シリコン基板１１の表面は
若干研磨されるが、このとき埋込み二酸化シリコン膜１
４上には充填膜２０が存在しているため、単結晶シリコ
ンと二酸化シリコンを同時に研磨する場合よりも段差を
抑制することができる。次に、図５（ａ）のように、第
２の単結晶シリコン基板１５を貼り合わせ法にて貼り合
わせ、かつ表裏を逆にした上で第１の単結晶シリコン基
板１１を所定の厚さ約５０μｍまで研磨する。
【００１７】以下、図５（ｂ）のように、第１の単結晶
シリコン基板１１の表面から埋込み二酸化シリコン膜１
４まで達するＶ字型の溝１６をウェットエッチングでエ
ッチングし、かつこの溝の内面に第３の二酸化シリコン
膜１７を形成し、かつ溝内に多結晶シリコン１８を埋め
込むことで素子分離が完成される。この第２実施例にお
いても、埋込み二酸化シリコン膜１４の縁部の段差が緩
やかであるために応力の集中はなく、かつ表面の研磨に
よる段差を抑制してボイドの発生が抑制でき、更にデバ
イスに対する貼り合わせの汚染の影響を防止することが
できる。
【００１８】
【発明の効果】以上説明したように本発明は、周辺部が
緩やかな段差の二酸化シリコン膜を有する第１の単結晶
シリコン基板に第２の単結晶シリコン基板を貼り合わ
せ、かつ第１の単結晶シリコン基板に島状単結晶シリコ
ンを画成して素子を形成しているので、埋込まれた二酸
化シリコン膜と単結晶シリコン基板との段差を緩和して
局所的な応力の発生が回避でき、結晶欠陥を殆ど零にし
て信頼性の高い半導体装置を得ることができる。また、
研磨速度の異なる二酸化シリコンと単結晶シリコンの研
磨が不要であるため、段差を抑制し、貼り合わせ時にお
けるボイドの発生を抑制し、製造歩留を上げ、製造原価
低減を図ることができる。更に、第１の単結晶シリコン
基板に素子を形成することで、第１および第２の単結晶
シリコン基板の貼り合わせ面と素子領域の間に二酸化シ
リコン膜が存在することになり、貼り合わせ時の汚染物
が素子に悪影響をおよぼさないという効果もある。
【図面の簡単な説明】
【図１】本発明の第１実施例の工程のその１を工程順に
示す断面図である。
【図２】本発明の第１実施例の工程のその２を工程順に
示す断面図である。
【図３】本発明の第１実施例の工程のその３を工程順に
示す断面図である。
【図４】本発明の第２実施例の工程のその１を工程順に
示す断面図である。
【図５】本発明の第２実施例の工程のその２を工程順に
示す断面図である。
【図６】従来の製造方法の工程の一部をを工程順に示す
断面図である。
【符号の説明】
１１ 単結晶シリコン基板 １２ 第１の二酸化シリコン膜 １３ 窒化シリコン膜 １４ 埋込二酸化シリコン膜（第２の二酸化シリコン
膜） １５ 単結晶シリコン基板 １６ 分離溝 １７ 二酸化シリコン膜 １８ 多結晶シリコン １９ 電極 ２０ 充填膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 バーズビークの下面と同じ緩やかな形状
    の周辺部を有する凹部が表面にある第１の単結晶シリコ
    ン基板と、前記凹部を前記表面と同じ高さまで充填す
    る、シリコン膜と前記シリコン膜より厚い絶縁物質膜と
    を重ねた積層膜と、前記第１の単結晶シリコン基板の表
    面及び前記絶縁物質膜と貼り合わされる第２の単結晶シ
    リコン基板と、前記第１の単結晶シリコン基板の裏面か
    ら前記絶縁物質膜に達する分離溝と、前記分離溝及び前
    記絶縁物質膜に囲まれ前記第１の単結晶シリコン基板を
    島状に電気的に分離した部分とを有し、前記シリコン膜
    が前記第１の単結晶シリコン基板の表面側にあり前記凹
    部の開口の全面を覆っていることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１の半導体装置において、前記凹
    部が、前記第１の単結晶シリコン基板の表面を選択的に
    熱酸化してバーズビークがある二酸化シリコン膜を形成
    した後、前記二酸化シリコン膜を除去して形成された、
    前記バーズビークの下面と同じ緩やかな形状の周辺部を
    有することを特徴とする半導体装置。
  3. 【請求項３】 第１の単結晶シリコン基板を覆う酸化防
    止膜を形成し、前記酸化防止膜の開口から前記第１の単
    結晶シリコン基板の表面を選択的に熱酸化してバーズビ
    ークがある二酸化シリコン膜を形成する工程と、前記二
    酸化シリコン膜を除去して、前記バーズビークの下面と
    同じ緩やかな形状の周辺部を有する凹部を前記第１の単
    結晶シリコン基板の表面に形成する工程と、前記凹部を
    前記表面と同じ高さまで絶縁物質膜で充填する工程と、
    前記第１の単結晶シリコン基板の表面及び前記絶縁物質
    膜の露出面と第２の単結晶シリコン基板とを貼り合わせ
    る工程と、前記第１の単結晶シリコン基板の裏面から前
    記絶縁物質膜に達する分離溝を形成して、前記分離溝及
    び前記絶縁物質膜に囲まれて前記第１の単結晶シリコン
    基板を島状に電気的に分離する工程とを含むことを特徴
    とする半導体装置の製造方法。
  4. 【請求項４】 第１の単結晶シリコン基板の表面を熱酸
    化して第１の二酸化シリコン膜を形成する工程と、前記
    第１の二酸化シリコン膜を選択的に加圧酸化して、前記
    第１の二酸化シリコン膜より厚さが厚い第２の二酸化シ
    リコン膜を形成する工程と、前記第２の二酸化シリコン
    膜をエッチング除去してバーズビーク の下面と同じ緩や
    かな形状の周辺部を有する凹部を前記第１の単結晶シリ
    コン基板の表面に形成する工程と、前記凹部の表面を熱
    酸化し次に加圧酸化することにより、前記第１の二酸化
    シリコン膜の表面の高さと同じ高さまで第３の二酸化シ
    リコン膜を形成する工程と、前記第１の二酸化シリコン
    膜及び第３の二酸化シリコン膜を、前記第１の二酸化シ
    リコン膜が無くなり前記第１の単結晶シリコン基板の表
    面が露出するまで同時に全面にわたってウェットエッチ
    ングする工程と、前記第１の単結晶シリコン基板の表面
    及び前記凹部内の第３の二酸化シリコン膜の表面と第２
    の単結晶シリコン基板とを貼り合わせる工程と、前記第
    １の単結晶シリコン基板の裏面から前記第３の二酸化シ
    リコン膜に達する分離溝を形成して、前記分離溝及び前
    記第３の二酸化シリコン膜に囲まれて前記第１の単結晶
    シリコン基板を島状に電気的に分離する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
JP5342849A 1993-12-15 1993-12-15 半導体装置およびその製造方法 Expired - Fee Related JP3006387B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5342849A JP3006387B2 (ja) 1993-12-15 1993-12-15 半導体装置およびその製造方法
US08/356,509 US5529947A (en) 1993-12-15 1994-12-15 Semiconductor device with clad substrate and fabrication process therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5342849A JP3006387B2 (ja) 1993-12-15 1993-12-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07169831A JPH07169831A (ja) 1995-07-04
JP3006387B2 true JP3006387B2 (ja) 2000-02-07

Family

ID=18356973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5342849A Expired - Fee Related JP3006387B2 (ja) 1993-12-15 1993-12-15 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5529947A (ja)
JP (1) JP3006387B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116609B2 (ja) * 1992-11-25 2000-12-11 日本電気株式会社 半導体装置の製造方法
EP0701286B1 (en) * 1994-06-16 1999-11-24 Nec Corporation Silicon on insulating substrate and manufacturing method for same
JP2692659B2 (ja) * 1995-10-13 1997-12-17 日本電気株式会社 Ｓｏｉ基板および該ｓｏｉ基板の製造方法
JPH09331072A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JP2917919B2 (ja) * 1996-06-20 1999-07-12 日本電気株式会社 半導体基板およびその製造方法、並びに半導体素子
US5909626A (en) * 1997-03-28 1999-06-01 Nec Corporation SOI substrate and fabrication process therefor
US5956597A (en) * 1997-09-15 1999-09-21 International Business Machines Corporation Method for producing SOI & non-SOI circuits on a single wafer
US6214653B1 (en) * 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
JP2003142667A (ja) * 2001-08-24 2003-05-16 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same
WO2016108077A1 (en) * 2014-12-31 2016-07-07 Essilor International (Compagnie Generale D'optique) Method of mirror coating an optical article and article thereby obtained

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
JPH0714000B2 (ja) * 1985-01-17 1995-02-15 株式会社東芝 複合半導体装置およびその製造方法
JPS62120051A (ja) * 1985-11-20 1987-06-01 Fuji Electric Co Ltd 半導体装置の製造方法
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
JPH03283636A (ja) * 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
US5350492A (en) * 1992-09-18 1994-09-27 Advanced Micro Devices, Inc. Oxide removal method for improvement of subsequently grown oxides

Also Published As

Publication number Publication date
US5529947A (en) 1996-06-25
JPH07169831A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
US7245002B2 (en) Semiconductor substrate having a stepped profile
JP3006387B2 (ja) 半導体装置およびその製造方法
US5262346A (en) Nitride polish stop for forming SOI wafers
JPH07254653A (ja) Ｓｏｉ型集積回路及びその形成方法
JP2737808B2 (ja) Ｓｏｉウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法
JP2579418B2 (ja) シリコン・メサ領域の形成方法
US20070228510A1 (en) SHALLOW TRENCH ISOLATION FILL BY LIQUID PHASE DEPOSITION OF SiO2
JP3063686B2 (ja) 半導体装置の製造方法
JP2004103611A (ja) 半導体装置及びその製造方法
JPH0682753B2 (ja) 半導体装置の製造方法
KR100428526B1 (ko) 절연체상실리콘기술을위한분리산화물을형성하는방법
US6156621A (en) Method for fabricating direct wafer bond Si/SiO2 /Si substrates
JP3021850B2 (ja) 半導体装置の製造方法
JP2000124091A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH0754826B2 (ja) 半導体装置の製造方法
JP2001185612A (ja) Ｓｏｉウェーハの製造方法
US11710656B2 (en) Method of forming semiconductor-on-insulator (SOI) substrate
JPH05218192A (ja) 半導体素子の製造方法
JP3165735B2 (ja) 半導体基板の製造方法
US20220336265A1 (en) Method of forming semiconductor-on-insulator (soi) substrate
JPH0818054A (ja) 半導体装置及びその製造方法
USH1174H (en) Wafer bonded dielectrically isolated structures
KR100289658B1 (ko) 반도체 소자 분리방법
KR100207520B1 (ko) Soi 기판의 제조방법
JPH05259268A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991026

LAPS Cancellation because of no payment of annual fees