JPH05218192A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05218192A JPH05218192A JP2024992A JP2024992A JPH05218192A JP H05218192 A JPH05218192 A JP H05218192A JP 2024992 A JP2024992 A JP 2024992A JP 2024992 A JP2024992 A JP 2024992A JP H05218192 A JPH05218192 A JP H05218192A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- gate
- bird
- beak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ゲート酸化膜を薄膜化することなく、素子分
離寸法を小さくすることができ、したがって、信頼性を
損なうことなく、集積度を高めることができる半導体素
子の製造方法を提供する。 【構成】 ロコス法により形成されたフィールド酸化膜
を、例えば、エッチングやメカニカルケミカルポリシン
グにより平坦化することにより、バーズピークの角度を
２０度以下にした後、ゲート酸化膜を形成する。
離寸法を小さくすることができ、したがって、信頼性を
損なうことなく、集積度を高めることができる半導体素
子の製造方法を提供する。 【構成】 ロコス法により形成されたフィールド酸化膜
を、例えば、エッチングやメカニカルケミカルポリシン
グにより平坦化することにより、バーズピークの角度を
２０度以下にした後、ゲート酸化膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造方法に
関し、更に詳しくは、シリコン基板を用いた素子製造工
程における素子分離方法に関する。
関し、更に詳しくは、シリコン基板を用いた素子製造工
程における素子分離方法に関する。
【０００２】
【従来の技術】MOS LSIの素子分離は、通常、ロコス法
で行われている。図４は従来における製造方法を経時的
に説明する模式断面図である。まず、シリコン基板１０
の表面を、例えば２０〜１００ｎｍ酸化する。この酸化
により最初に形成された酸化膜であるパッド酸化膜１２
は、次に行われる選択酸化によるシリコンの結晶欠陥の
誘起を防ぐためのものである。その後、そのシリコン基
板１０上に窒化膜を堆積した後（図示せず）、フォトレ
ジストで素子分離領域のパターンを形成し（図示せ
ず）、次に、フィールド酸化膜１１を形成する〔図４
（ａ）〕。
で行われている。図４は従来における製造方法を経時的
に説明する模式断面図である。まず、シリコン基板１０
の表面を、例えば２０〜１００ｎｍ酸化する。この酸化
により最初に形成された酸化膜であるパッド酸化膜１２
は、次に行われる選択酸化によるシリコンの結晶欠陥の
誘起を防ぐためのものである。その後、そのシリコン基
板１０上に窒化膜を堆積した後（図示せず）、フォトレ
ジストで素子分離領域のパターンを形成し（図示せ
ず）、次に、フィールド酸化膜１１を形成する〔図４
（ａ）〕。
【０００３】次に、パッド酸化膜１２を除去することに
より、基板１０を素子形成部とアイソレーション部とに
分離する〔図４（ｂ）〕。次に、ＨＣＬ酸化等により、
ゲート酸化膜１３を成長させる。このゲート酸化膜１３
のロコスエッジ部分１３ａでは薄膜化する現象が現れて
いる〔図４（ｃ）〕。
より、基板１０を素子形成部とアイソレーション部とに
分離する〔図４（ｂ）〕。次に、ＨＣＬ酸化等により、
ゲート酸化膜１３を成長させる。このゲート酸化膜１３
のロコスエッジ部分１３ａでは薄膜化する現象が現れて
いる〔図４（ｃ）〕。
【０００４】なお、図５は、上述した薄膜化したロコス
エッジ部分１３ａを拡大した図である。なお、この図
は、ゲート酸化膜１３の形成後、フィールド酸化膜１１
およびゲート酸化膜１３上にポリシリコンゲート形成の
ためのポリシリコンを堆積した状態を示す。この薄膜化
の度合いは図２に示すように、ゲート酸化膜が薄くなる
にしたがって、その低下が著しい。一方、素子分離寸法
は集積度を決める重要な鍵であり、この場合、その素子
分離寸法を小さくするために、バーズビーク寸法を小さ
くする方法がとられているが、バーズビークの角度が急
峻になり薄膜化が起こる。
エッジ部分１３ａを拡大した図である。なお、この図
は、ゲート酸化膜１３の形成後、フィールド酸化膜１１
およびゲート酸化膜１３上にポリシリコンゲート形成の
ためのポリシリコンを堆積した状態を示す。この薄膜化
の度合いは図２に示すように、ゲート酸化膜が薄くなる
にしたがって、その低下が著しい。一方、素子分離寸法
は集積度を決める重要な鍵であり、この場合、その素子
分離寸法を小さくするために、バーズビーク寸法を小さ
くする方法がとられているが、バーズビークの角度が急
峻になり薄膜化が起こる。
【０００５】
【発明が解決しようとする課題】ところで、従来の技術
では上述したように、集積度を高めるために素子分離寸
法を小さくしようとすると、ゲート酸化膜がロコスエッ
ジ部分で薄膜化する現象が現れる。最近では酸化膜にか
かる電界強度は非常に大きく、このような薄い酸化膜で
は絶縁耐圧を低下させる重大な欠陥となり、絶縁破壊
等、デバイスの信頼性が低下する等の問題が生じてい
る。
では上述したように、集積度を高めるために素子分離寸
法を小さくしようとすると、ゲート酸化膜がロコスエッ
ジ部分で薄膜化する現象が現れる。最近では酸化膜にか
かる電界強度は非常に大きく、このような薄い酸化膜で
は絶縁耐圧を低下させる重大な欠陥となり、絶縁破壊
等、デバイスの信頼性が低下する等の問題が生じてい
る。
【０００６】本発明はこのような点に鑑みてなされたも
のであり、ゲート酸化膜を薄膜化することなく、素子分
離寸法を小さくすることができ、したがって、信頼性を
損なうことなく、集積度を高めることができる半導体素
子の製造方法を提供することを目的とする。
のであり、ゲート酸化膜を薄膜化することなく、素子分
離寸法を小さくすることができ、したがって、信頼性を
損なうことなく、集積度を高めることができる半導体素
子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子の製造方法は、ロコス法によ
り形成されたフィールド酸化膜により素子領域の分離を
行った後、そのフィールド酸化膜を平坦化することによ
り、バーズビークの角度を２０度以下にした後、上記ゲ
ート酸化膜を形成することによって特徴付けられる。
めに、本発明の半導体素子の製造方法は、ロコス法によ
り形成されたフィールド酸化膜により素子領域の分離を
行った後、そのフィールド酸化膜を平坦化することによ
り、バーズビークの角度を２０度以下にした後、上記ゲ
ート酸化膜を形成することによって特徴付けられる。
【０００８】
【作用】図３に示すように、バーズビークの角度を２０
度以下にすることにより、ロコスエッジでのゲート酸化
膜厚を通常の９０％以上とすることができる。また、フ
ィールド酸化膜を平坦化することにより、バーズビーク
の角度を２０度以下にできる。
度以下にすることにより、ロコスエッジでのゲート酸化
膜厚を通常の９０％以上とすることができる。また、フ
ィールド酸化膜を平坦化することにより、バーズビーク
の角度を２０度以下にできる。
【０００９】
【実施例】図１は、本発明実施例を経時的に説明する模
式断面図である。以下、図面に基づいて本発明実施例を
説明する。まず、シリコン基板Ｓの表面に、３０ｎｍの
パッド酸化膜２を形成した後、そのシリコン基板Ｓ上に
窒化膜１２０ｎｍを堆積し（図示せず）、その後、その
窒化膜をフォトレジストでパターニングする（図示せ
ず）。次に、４００ｎｍのフィールド酸化膜１を形成す
る。さらに、このフィールド酸化膜１およびパッド酸化
膜２上にＳＯＧ（Spin On Glass)５を塗布する〔図１
（ａ）〕。
式断面図である。以下、図面に基づいて本発明実施例を
説明する。まず、シリコン基板Ｓの表面に、３０ｎｍの
パッド酸化膜２を形成した後、そのシリコン基板Ｓ上に
窒化膜１２０ｎｍを堆積し（図示せず）、その後、その
窒化膜をフォトレジストでパターニングする（図示せ
ず）。次に、４００ｎｍのフィールド酸化膜１を形成す
る。さらに、このフィールド酸化膜１およびパッド酸化
膜２上にＳＯＧ（Spin On Glass)５を塗布する〔図１
（ａ）〕。
【００１０】次に、全体のエッチバックを行うことによ
り、フィールド酸化膜１を平坦化した後、素子分離領域
に犠牲酸化膜３を形成する。〔図１（ｂ）〕そして、こ
の犠牲酸化膜３を剥離することにより、素子形成領域の
シリコン基板Ｓを露出させる〔図１（ｃ）〕。
り、フィールド酸化膜１を平坦化した後、素子分離領域
に犠牲酸化膜３を形成する。〔図１（ｂ）〕そして、こ
の犠牲酸化膜３を剥離することにより、素子形成領域の
シリコン基板Ｓを露出させる〔図１（ｃ）〕。
【００１１】さらに、ゲート酸化を行い、素子形成領域
にゲート酸化膜４を形成する。このときロコスエッジ部
分６では薄膜化率が約９５％の膜厚のゲート酸化膜４を
得ることができる。
にゲート酸化膜４を形成する。このときロコスエッジ部
分６では薄膜化率が約９５％の膜厚のゲート酸化膜４を
得ることができる。
【００１２】この薄膜化率とは、ロコスエッジ部分での
ゲート酸化膜の通常のゲート酸化膜に対する割合を示す
もので、本発明により形成された薄膜化率が約９５％の
ゲート酸化膜は一様な厚さと考えられ、部分的に欠陥が
生じることない所望のものが得られる。
ゲート酸化膜の通常のゲート酸化膜に対する割合を示す
もので、本発明により形成された薄膜化率が約９５％の
ゲート酸化膜は一様な厚さと考えられ、部分的に欠陥が
生じることない所望のものが得られる。
【００１３】さて、以上のべた方法は、本発明者らの研
究により、薄膜化の度合いはバーズビークの角度に依存
し、この薄膜化の現象がフィールド酸化膜の形状効果と
その応力によって薄膜の形成が抑制されることに起因す
るものであることが明らかになったことにより、その作
用・効果が根拠づけられる。
究により、薄膜化の度合いはバーズビークの角度に依存
し、この薄膜化の現象がフィールド酸化膜の形状効果と
その応力によって薄膜の形成が抑制されることに起因す
るものであることが明らかになったことにより、その作
用・効果が根拠づけられる。
【００１４】すなわち、ロコスエッジにおけるバーズビ
ークの角度と薄膜化率との関係をシュミレーションした
結果を示す図３から明らかなように、ロコスエッジでの
酸化膜厚を通常の９０％以上に保つにはバーズビークの
角度を２０度以下にする必要があることがわかる。とこ
ろが、一般にはロコス酸化後に、バーズビークをこのよ
うな角度に保つことは難しいため、本発明実施例では上
述したようにロコス酸化後、エッチングにより平坦化処
理を行い、その後、ゲート酸化を行うことにより、ロコ
スエッジでの薄膜化を防ぐことができるようにしたもの
である。
ークの角度と薄膜化率との関係をシュミレーションした
結果を示す図３から明らかなように、ロコスエッジでの
酸化膜厚を通常の９０％以上に保つにはバーズビークの
角度を２０度以下にする必要があることがわかる。とこ
ろが、一般にはロコス酸化後に、バーズビークをこのよ
うな角度に保つことは難しいため、本発明実施例では上
述したようにロコス酸化後、エッチングにより平坦化処
理を行い、その後、ゲート酸化を行うことにより、ロコ
スエッジでの薄膜化を防ぐことができるようにしたもの
である。
【００１５】なお、本発明実施例では、ロコス酸化後、
ＳＯＧを塗布してエッチバックを行うことによりバーズ
ビークを平坦化したが、これに限ることなく、例えば、
他の方法として砥粒のメカ的なポリシングに加え、エッ
チング液を用いてそのポリシング効果を高める、メカニ
カルケミカルポリシングによりフィールド酸化膜を平坦
化した後、犠牲酸化し、その後その犠牲酸化膜を剥離し
た後、ゲート酸化を行うことによっても本発明実施例と
同様の効果を得ることができる。
ＳＯＧを塗布してエッチバックを行うことによりバーズ
ビークを平坦化したが、これに限ることなく、例えば、
他の方法として砥粒のメカ的なポリシングに加え、エッ
チング液を用いてそのポリシング効果を高める、メカニ
カルケミカルポリシングによりフィールド酸化膜を平坦
化した後、犠牲酸化し、その後その犠牲酸化膜を剥離し
た後、ゲート酸化を行うことによっても本発明実施例と
同様の効果を得ることができる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
ロコス法により形成されたフィールド酸化膜を平坦化す
ることにより、バーズビークの角度を２０度以下にした
後、ゲート酸化膜を形成するようにしたから、ロコスエ
ッジでの薄膜化を防ぐことができ、したがって、信頼性
の高いゲート酸化膜を形成することができる。その結
果、素子分離寸法を小さくすることができ、集積度が向
上するとともに、その集積回路素子を歩留り良く製造で
きる。
ロコス法により形成されたフィールド酸化膜を平坦化す
ることにより、バーズビークの角度を２０度以下にした
後、ゲート酸化膜を形成するようにしたから、ロコスエ
ッジでの薄膜化を防ぐことができ、したがって、信頼性
の高いゲート酸化膜を形成することができる。その結
果、素子分離寸法を小さくすることができ、集積度が向
上するとともに、その集積回路素子を歩留り良く製造で
きる。
【図１】本発明実施例を経時的に説明する模式断面図
【図２】本発明実施例を説明する図
【図３】本発明実施例を説明する
【図４】従来例を経時的に説明する模式的断面図
【図５】従来例を説明する模式的断面図
１・・・・フィールド酸化膜 ２・・・・パッド酸化膜 ３・・・・犠牲酸化膜 ４・・・・ゲート酸化膜 ５・・・・ＳＯＧ ６・・・・ロコスエッジ部分 Ｓ・・・・シリコン基板
Claims (1)
- 【請求項１】 ロコス法により形成されたフィールド酸
化膜により素子領域の分離を行った後、その素子領域上
にゲート酸化膜を形成する半導体素子の製造方法におい
て、上記フィールド酸化膜を平坦化することにより、バ
ーズビークの角度を２０度以下にした後、上記ゲート酸
化膜を形成することを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024992A JPH05218192A (ja) | 1992-02-05 | 1992-02-05 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024992A JPH05218192A (ja) | 1992-02-05 | 1992-02-05 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218192A true JPH05218192A (ja) | 1993-08-27 |
Family
ID=12021925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024992A Pending JPH05218192A (ja) | 1992-02-05 | 1992-02-05 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218192A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996029731A1 (fr) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JPH08330412A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| US5728621A (en) * | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
| US5831323A (en) * | 1995-05-16 | 1998-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an element isolating oxide film and method of manufacturing the same |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
-
1992
- 1992-02-05 JP JP2024992A patent/JPH05218192A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996029731A1 (fr) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| US5831323A (en) * | 1995-05-16 | 1998-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an element isolating oxide film and method of manufacturing the same |
| US6033971A (en) * | 1995-05-16 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an element isolating oxide film and method of manufacturing the same |
| JPH08330412A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
| US5728621A (en) * | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880004A (en) | Trench isolation process | |
| US5858858A (en) | Annealing methods for forming isolation trenches | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| KR100315441B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH10303290A (ja) | 半導体装置の素子分離方法 | |
| US6268251B1 (en) | Method of forming MOS/CMOS devices with dual or triple gate oxide | |
| JPH0789563B2 (ja) | 半導体装置の製造方法 | |
| JPS6018948A (ja) | 半導体集積回路装置 | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| JP2004103611A (ja) | 半導体装置及びその製造方法 | |
| JPH05218192A (ja) | 半導体素子の製造方法 | |
| JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| US5654227A (en) | Method for local oxidation of silicon (LOCOS) field isolation | |
| KR100510772B1 (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| KR100934050B1 (ko) | 반도체 소자의 제조방법 및 구조 | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JPH0818054A (ja) | 半導体装置及びその製造方法 | |
| US6245644B1 (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JPH07130725A (ja) | 半導体装置及びその素子分離膜の形成方法 | |
| JP2002231957A (ja) | 半導体装置及びその製造方法 | |
| KR100355654B1 (ko) | 반도체소자의제조방법 |