JP2006269551A

JP2006269551A - 半導体装置及びその製造方法

Info

Publication number: JP2006269551A
Application number: JP2005082543A
Authority: JP
Inventors: Takashi Miyajima; 貴司宮島; Tetsuya Nitta; 哲也新田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-03-22
Filing date: 2005-03-22
Publication date: 2006-10-05

Abstract

【課題】トランジスタサイズを大きくすることなく、テーパー形状のトレンチと埋め込み酸化膜との接合部が狭くなるのを防ぐことができる半導体装置及びその製造方法を得る。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に形成された半導体層と、半導体層を貫通して埋め込み酸化膜に接合するテーパー形状のトレンチとを設ける。そして、トレンチエッチ工程においてオーバーエッチを長くして、埋め込み酸化膜との接合部近傍でのトレンチの幅を、開口部でのトレンチの幅よりも広くする。
【選択図】図１

Description

本発明は、トランジスタサイズを大きくすることなく、テーパー形状のトレンチと埋め込み酸化膜との接合部が狭くなるのを防ぐことができる半導体装置及びその製造方法に関するものである。

図５は、従来の半導体装置を示す断面図である。半導体基板４１、埋め込み酸化膜４２及びＮ型エピタキシャル層４３からＳＯＩ基板４４が構成されている。そして、Ｎ型エピタキシャル層４３に垂直形状のトレンチ４５が形成されている。しかし、図５（ａ）に示すように、トレンチ４５に絶縁物を埋め込んだ時にトレンチ内部に空洞４６ができる。そして、図５（ｂ）に示すように、後工程で空洞４６が表面に露出し、表面に凹凸が発生する。これにより、エッチング時に残渣の発生を招き、発塵やパターンショートの原因になる。そこで、トレンチ内の絶縁物の埋め込みを良くするために、図６に示すようにトレンチ４５をテーパー形状にすることが提案されている（例えば、特許文献１参照）。
特開２００３−０１７５５４号公報

しかし、トレンチをテーパー形状にするとトレンチと埋めこみ酸化膜との接合部分が狭くなり、接合部に電界集中しやすくなり、分離耐圧が低下して、信頼性が低下するという問題があった。また、従来の半導体装置において、耐圧を確保するためにトレンチ底部の幅を広くすると、トレンチ全体の幅が広くなり、トランジスタサイズが大きくなるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、トランジスタサイズを大きくすることなく、テーパー形状のトレンチと埋め込み酸化膜との接合部が狭くなるのを防ぐことができる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置は、埋め込み酸化膜と、埋め込み酸化膜上に形成された半導体層と、半導体層を貫通して埋め込み酸化膜に接合するテーパー形状のトレンチとを備え、埋め込み酸化膜との接合部近傍でのトレンチの幅は、開口部でのトレンチの幅よりも広い。

また、本発明に係る半導体装置の製造方法は、埋め込み酸化膜上に半導体層を形成する工程と、半導体層を埋め込み酸化膜に達するまでエッチングしてテーパー形状のトレンチを形成するトレンチエッチ工程とを備え、トレンチエッチ工程において、埋め込み酸化膜との接合部近傍でのトレンチの幅が、開口部でのトレンチの幅よりも広くなるまでオーバーエッチを行う。本発明のその他の特徴は以下に明らかにする。

本発明の半導体装置により、トランジスタサイズを大きくすることなく、テーパー形状のトレンチと埋め込み酸化膜との接合部が狭くなるのを防ぐことができる。従って、接合部の電界集中を緩和させて分離耐圧低下を抑制することができ、信頼性が向上する。

また、本発明の半導体装置の製造方法により、トレンチエッチの際にオーバーエッチを長くすることで、工程を追加することなく上記の半導体装置を容易に作ることができる。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置の製造方法について図２〜４を用いて説明する。

まず、図２（ａ）に示すように、半導体基板１１上に、埋め込み酸化膜１２を形成し、その上に、Ｎ型エピタキシャル層１３を形成する。これらの半導体基板１１、埋め込み酸化膜１２及びＮ型エピタキシャル層１３により、ＳＯＩ基板１４が構成される。

次に、Ｎ型エピタキシャル層１３の表面を１００Å酸化（不図示）した後、図２（ｂ）に示すように、Ｎ型エピタキシャル層１３上に１５００Åの窒化膜１５を形成する。

次に、図２（ｃ）に示すように、写真製版によりレジスト１６をパターニングし、このレジスト１６をマスクとして、窒化膜１５をドライエッチする。その後、レジスト１６は除去する。

そして、図２（ｄ）に示すように、窒化膜１５をマスクとしてＮ型エピタキシャル層１３の表面を酸化することにより、ＬＯＣＯＳ１７を形成する。

次に、図２（ｅ）に示すように、窒化膜１５を除去した後、２０００Åの窒化膜１８を形成し、その上にＴＥＯＳ（Tetra Ethyl Ortho Silicate）１９を形成する。その後、８５０℃のアニールを行う。

次に、図２（ｆ）に示すように、写真製版によりレジスト２０をパターニングし、このレジスト２０をマスクとして、ＴＥＯＳ１９をドライエッチする。その後、レジスト２０は除去する。

次に、図３（ａ）に示すように、ＴＥＯＳ１９をマスクにして、窒化膜１８及びＬＯＣＯＳ１７をドライエッチングする。そして、図３（ｂ）に示すように、ＴＥＯＳ１９をマスクにして、Ｎ型エピタキシャル層１３をドライエッチングして、トレンチ２１を形成する。このトレンチエッチの際に、トレンチ内部の絶縁物の埋めこみを良くするため、テーパーを付ける。さらに、埋め込み酸化膜１２との接合部近傍でのトレンチ２１の幅が、開口部でのトレンチ２１の幅よりも広くなるまでオーバーエッチを行う。

次に、図３（ｃ）に示すように、トレンチ２１内部にＴＥＯＳ２２を埋め込む。そして、図３（ｄ）に示すように、酸化膜エッチを行って、Ｎ型エピタキシャル層１３上にあるＴＥＯＳ２２及びＴＥＯＳ１９を取り除く。

次に、図３（ｅ）に示すように、窒化膜エッチを行って、窒化膜１８を取り除く。そして、Ｎ型エピタキシャル層１３の表面に薄い酸化膜（不図示）を形成する。その後、図３（ｆ）に示すように、写真製版によりレジスト２３をパターニングし、このレジスト２３をマスクとしてリン注入及びボロン注入を行って、Ｎ型エピタキシャル層１３にＮウェル２４を形成する。その後、レジスト２３は除去する。

次に、図４（ａ）に示すように、Ｎ型エピタキシャル層１３上にドープトポリシリコン２５を形成し、その上にタングステンシリサイド２６を形成する。

次に、図４（ｂ）に示すように、写真製版技術によりドープトポリシリコン２５及びタングステンシリサイド２６をパターニングして、ゲート電極を形成する。

次に、図４（ｃ）に示すように、写真製版によりレジスト２７をパターニングし、このレジスト２７をマスクとしてボロン注入を行ってＰ型領域２８を形成する。その後、レジスト２７は除去する。

次に、図４（ｄ）に示すように、写真製版によりレジスト２９をパターニングし、このレジスト２９をマスクとしてリン注入及び砒素注入を行って、Ｎ^＋領域３０を形成する。その後、レジスト２９は除去する。

次に、図４（ｅ）に示すように、写真製版によりレジスト３１をパターニングし、このレジスト３１をマスクとしてＢＦ_２注入を行ってＰ^＋領域３２を形成する。その後、レジスト３１は除去する。以上の工程により、図４（ｆ）に示すように、トレンチ分離構造及び高耐圧ＭＯＳ構造が得られる。

以上の工程により製造された半導体装置は、埋め込み酸化膜との接合部近傍でのトレンチの幅が、開口部でのトレンチの幅よりも広い。これにより、トランジスタサイズを大きくすることなく、テーパー形状のトレンチと埋め込み酸化膜との接合部が狭くなるのを防ぐことができる。従って、接合部の電界集中を緩和させて分離耐圧低下を抑制することができ、信頼性が向上する。また、トレンチエッチの際にオーバーエッチを長くすることで、工程を追加することなく上記の半導体装置を容易に作ることができる。

実施の形態２．
実施の形態２では、トレンチエッチ工程において、はじめ異方性エッチを行い、トレンチと埋め込み酸化膜の接合部近傍で等方性エッチに変更して、埋め込み酸化膜との接合部近傍でのトレンチの幅が、開口部でのトレンチの幅よりも広くなるようにする。その他の工程は実施の形態１と同様である。これにより、工程を追加することなく実施の形態１と同様の半導体装置を容易に作ることができる。そして、トレンチ底部を実施形態１より大きく広げることができるため、さらに分離耐圧低下を抑制することができる。

実施の形態３．
実施の形態３では、トレンチエッチ工程の後に、スパッタエッチを行って、埋め込み酸化膜との接合部近傍でのトレンチの幅が、開口部でのトレンチの幅よりも広くなるようにする。その他の工程は実施の形態１と同様である。これにより、実施の形態１と同様の半導体装置を容易に作ることができる。そして、実施形態１よりもトレンチ幅を制御よく作ることができる。

本発明の実施の形態１に係る半導体装置を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（１）である。本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（２）である。本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（３）である。従来の半導体装置を示す断面図である。別の従来の半導体装置を示す断面図である。

符号の説明

１２埋め込み酸化膜
１３Ｎ型エピタキシャル層（半導体層）
２１トレンチ

Claims

埋め込み酸化膜と、
前記埋め込み酸化膜上に形成された半導体層と、
前記半導体層を貫通して前記埋め込み酸化膜に接合するテーパー形状のトレンチとを備え、
埋め込み酸化膜との接合部近傍での前記トレンチの幅は、開口部での前記トレンチの幅よりも広いことを特徴とする半導体装置。
埋め込み酸化膜上に半導体層を形成する工程と、
前記半導体層を前記埋め込み酸化膜に達するまでエッチングしてテーパー形状のトレンチを形成するトレンチエッチ工程とを備え、
前記トレンチエッチ工程において、前記埋め込み酸化膜との接合部近傍での前記トレンチの幅が、開口部での前記トレンチの幅よりも広くなるまでオーバーエッチを行うことを特徴とする半導体装置の製造方法。
埋め込み酸化膜上に半導体層を形成する工程と、
前記半導体層を前記埋め込み酸化膜に達するまでエッチングしてテーパー形状のトレンチを形成するトレンチエッチ工程とを備え、
前記トレンチエッチ工程において、はじめ異方性エッチを行い、トレンチと埋め込み酸化膜の接合部近傍で等方性エッチに変更して、前記埋め込み酸化膜との接合部近傍での前記トレンチの幅が、開口部での前記トレンチの幅よりも広くなるようにすることを特徴とする半導体装置の製造方法。
埋め込み酸化膜上に半導体層を形成する工程と、
前記半導体層を前記埋め込み酸化膜に達するまでエッチングしてテーパー形状のトレンチを形成するトレンチエッチ工程とを備え、
前記トレンチエッチ工程の後に、スパッタエッチを行って、前記埋め込み酸化膜との接合部近傍での前記トレンチの幅が、開口部での前記トレンチの幅よりも広くなるようにすることを特徴とする半導体装置の製造方法。