JP2005191327A - 横型ｍｏｓトランジスタの製造方法 - Google Patents

横型ｍｏｓトランジスタの製造方法 Download PDF

Info

Publication number
JP2005191327A
JP2005191327A JP2003431771A JP2003431771A JP2005191327A JP 2005191327 A JP2005191327 A JP 2005191327A JP 2003431771 A JP2003431771 A JP 2003431771A JP 2003431771 A JP2003431771 A JP 2003431771A JP 2005191327 A JP2005191327 A JP 2005191327A
Authority
JP
Japan
Prior art keywords
gate electrode
region
base region
resist pattern
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003431771A
Other languages
English (en)
Inventor
Tomohiro Namikawa
智宏 南川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2003431771A priority Critical patent/JP2005191327A/ja
Publication of JP2005191327A publication Critical patent/JP2005191327A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 チャネル長のばらつきを低減した横型ＭＯＳトランジスタの製造方法を提供することを目的とする。
【解決手段】 ＳＯＩ基板３０のシリコン層３３には、シリコン酸化膜３２まで到達したＰ型ベース領域３５が形成される。そして、ベース領域３５の表面層にＮ＋型ソース領域３７が形成される。シリコン層３３とソース領域３７との間のベース領域３５上に薄いシリコン酸化膜３８を介してポリシリコンからなるゲート電極３９が形成される。ゲート電極３９は、ポリシリコン膜５３を２段階でパターニングして行う。第１段階目のパターニングによりＮ型ウェル領域３４側と反対側のゲート電極３９端が規定される。そしてこの第１段階目のパターニングに使用したレジストパターン５４をそのまま用いて、ベース領域３５のためのイオン注入を行う。第２段階目のパターニングによりＮ型ウェル領域３４側のゲート電極３９端が規定される。
【選択図】 図２

Description

本発明は、横型ＭＯＳトランジスタの製造方法に関し、特に二重拡散型の横型ＭＯＳトランジスタの製造方法に関する。
横型ＭＯＳトランジスタとして、ＳＯＩ基板を用いたものがある（例えば、特許文献１を参照。）。以下、ＳＯＩ（Silicon On Insulator）基板を用いた従来の横型ＭＯＳトランジスタ１００について、図４を参照して説明する。ＳＯＩ基板２０は、Ｎ型またはＰ型のシリコン基板１の上にシリコン酸化膜２が形成され、このシリコン酸化膜２の上にシリコン層３が形成されて構成されている。シリコン層３は、後述する各領域が形成されていない状態で、Ｎ−型不純物層を形成している。シリコン層３には、表面層にシリコン酸化膜２まで到達していない所定深さのＮ型ウェル領域４とシリコン酸化膜２まで到達したＰ型ベース領域５とが離間して形成されている。そして、Ｎ型ウェル領域４の表面層にシリコン層３から離間してＮ＋型ドレイン領域６が形成され、ベース領域５の表面層にシリコン層３とベース領域５とのＰＮ接合からチャネル長として所定距離離間してＮ＋型ソース領域７が形成されている。シリコン層３とソース領域７との間のベース領域５上にゲート絶縁膜としての薄いシリコン酸化膜８を介してポリシリコンからなるゲート電極９が形成されている。シリコン層３とドレイン領域６との間のＮ型ウェル領域４上にフィールド酸化膜としての厚いシリコン酸化膜１０が形成されている。ゲート電極９から層間絶縁膜１１により絶縁されて、ドレイン領域６に電気的接触するドレイン電極１２が形成され、ベース領域５とソース領域７とに電気的接触するソース電極１３が形成されている。
上記構成のＭＯＳトランジスタ１００の製造方法について、図５（ａ）〜（ｃ）および図４を参照して説明する。先ず、第１工程は、この工程の完了後を図５（ａ）に示すように、シリコン基板１の上にシリコン酸化膜２を形成し、シリコン酸化膜２の上にＮ−型シリコン層３を形成したＳＯＩ基板２０を準備する。そして、ＬＯＣＯＳ酸化法によりフィールド酸化膜としての厚いシリコン酸化膜１０を形成して後、熱酸化法によりイオン注入のための薄いシリコン酸化膜２１を形成し、フォトリソグラフィ法でのレジストパターン２２をマスクにして、イオン注入法によりシリコン層３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン２２を除去して後、熱拡散してＮ型ウェル領域４を形成する。
次に、第２工程は、この工程の完了後を図５（ｂ）に示すように、第１工程完了後、ウェットエッチ法によりシリコン酸化膜２１を除去して後、熱酸化法によりゲート絶縁膜としての薄いシリコン酸化膜８を形成する。そして、その上からＣＶＤ法によりポリシリコン膜を成長させ、レジストパターンをマスクに不要部分をドライエッチングにより除去して、ゲート電極９を形成する。そして、Ｎ型ウェル領域４側と反対側のゲート電極９端とオンラインのフォトリソグラフィ法でのレジストパターン２３をマスクにして、イオン注入法によりシリコン層３の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン２３を除去して後、熱拡散してシリコン酸化膜２まで到達した深いＰ型ベース領域５を形成する。
次に、第３工程は、この工程の完了後を図５（ｃ）に示すように、第２工程完了後、Ｎ型ウェル領域４側と反対側のゲート電極９端でセルフアラインとなるゲート電極９とフォトリソグラフィ法でのレジストパターン２４とをマスクにして、イオン注入法によりＮ型ウェル領域４およびベース領域５の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン２４を除去して後、熱拡散してＮ型ウェル領域４の表面層にＮ＋型ドレイン領域６およびベース領域５の表面層にＮ＋型ソース領域７を形成する。
次に、第４工程は、この工程の完了後を図４に示すように、第３工程完了後、ＳＯＩ基板２０の表面からＣＶＤ法により層間絶縁膜１１で被覆する。ベース領域５、ドレイン領域６およびソース領域７の表面が露出するように層間絶縁膜１１およびシリコン酸化膜８にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域６と電気的接触するドレイン電極１２と、ベース領域５およびソース領域７と電気的接触するソース電極１３とを形成する。
特開２００３−３１８４０４号公報
ところで、公知技術として、ベース領域とソース領域の形成をゲート電極によるセルフアラインで行う方法がある。上述した従来の横型ＭＯＳトランジスタ１００は、ベース領域５をシリコン酸化膜２まで到達させた構造としており、ベース領域５を深く形成するためにホウ素（Ｂ）のイオン注入を高エネルギー注入で行っている。このイオン注入にポリシリコン膜からなるゲート電極によるセルフアラインを用いた場合、ポリシリコン膜の厚さによっては、ホウ素がポリシリコン膜を突き抜けてしまう。そのため、上述した従来の横型ＭＯＳトランジスタ１００では、Ｎ型ウェル領域４側と反対側のゲート電極９端とオンラインのフォトリソグラフィ法でのレジストパターン２３をマスクにして、ホウ素（Ｂ）のイオン注入を高エネルギー注入で行っている。この方法の場合、フォトリソグラフィ法での位置合わせ精度により、ウェーハ面内やウェーハ間で、レジストパターン２３端とゲート電極９端とを精度よくオンラインとすることは困難であり、結果として、チャネル長にばらつきが生じ、閾値電圧のばらつきやリーク電流不良等が発生する虞があるという問題がある。
本発明は上記のような問題点を解決するためになされたもので、ポリシリコン膜からゲート電極を形成するときに用いたレジストパターンをそのまま、ベース領域形成のイオン注入のマスクとして用いることにより、チャネル長のばらつきを低減した横型ＭＯＳトランジスタの製造方法を提供することを目的とする。
本発明の横型ＭＯＳトランジスタの製造方法は、一導電型ドレイン領域と、他導電型ベース領域と、一導電型ソース領域と、ポリシリコンからなるゲート電極とを有する二重拡散型の横型ＭＯＳトランジスタの製造方法において、前記ゲート電極がポリシリコン膜の２段階によるパターニングで形成され、第１段階目のパターニングによりソース領域側のゲート電極端が規定され、第２段階目のパターニングによりドレイン領域側のゲート電極端が規定され、第１段階目のパターニングに使用したレジストパターンをそのままマスクとして用いて前記ベース領域のためのイオン注入が行われることを特徴とする。
本発明の横型ＭＯＳトランジスタの製造方法は、半導体支持基板上に埋込絶縁膜を形成しこの埋込絶縁膜上に一導電型半導体層を形成してなるＳＯＩ基板の半導体層に埋込絶縁膜まで到達した他導電型ベース領域を形成し、ベース領域の表面層に一導電型ソース領域を形成し、半導体層とソース領域との間のベース領域上にゲート絶縁膜を介してポリシリコンからなるゲート電極を形成した横型ＭＯＳトランジスタの製造方法において、前記ゲート電極がポリシリコン膜の２段階によるパターニングで形成され、第１段階目のパターニングによりソース領域側のゲート電極端が規定され、第２段階目のパターニングにより半導体層側のゲート電極端が規定され、第１段階目のパターニングに使用したレジストパターンをそのままマスクとして用いて前記ベース領域のためのイオン注入が行われることを特徴とする。
本発明の横型ＭＯＳトランジスタの製造方法は、半導体支持基板上に埋込絶縁膜を形成しこの埋込絶縁膜上に半導体層を形成してなるＳＯＩ基板を用いた横型ＭＯＳトランジスタの製造方法において、ＳＯＩ基板を準備し、半導体層に一導電型ウェル領域を形成する第１工程と、第１工程後、半導体層上にゲート絶縁膜となる薄い絶縁膜を介してポリシリコン膜を成長させ、レジストパターンをマスクにポリシリコン膜をエッチングしてゲート電極の一方の端を規定し、そのレジストパターンとポリシリコン膜とをマスクにして、イオン注入法により半導体層にベース領域を形成する第２工程と、第２工程後、レジストパターンをマスクにポリシリコン膜をエッチングして、ゲート電極の他方の端を規定する第３工程と、第３工程後、一導電型ウェル領域に一導電型ドレイン領域を形成するとともに、ベース領域に一導電型ソース領域を形成する第４工程とを具備しことを特徴とする。
本手段によれば、ポリシリコン膜からのゲート電極のパターニングを２段階に分けて行うようにし、１段階目のパターニングに用いたレジストパターンをマスクにベース領域のためのイオン注入を行うようにしたので、レジストパターン端とゲート電極端とを精度よくオンラインとすることができ、ゲート電極によるセルフアラインと同等の精度でベース領域のイオン注入をすることができる。
本発明の横型ＭＯＳトランジスタの製造方法によれば、ポリシリコン膜からのゲート電極のパターニングを２段階に分けて行うようにし、１段階目のパターニングに用いたレジストパターンをマスクにベース領域のためのイオン注入を行うようにしたので、レジストパターン端とゲート電極端とを精度よくオンラインとすることができ、チャネル長のばらつきを低減でき、閾値電圧のばらつきやリーク電流不良等の発生を抑えることができる。
以下に、本発明の一実施形態の製造方法を用いて形成した横型ＭＯＳトランジスタ２００について図１を参照して説明する。ＳＯＩ基板３０は、半導体支持基板であるＮ型またはＰ型のシリコン基板３１の上に埋込絶縁膜であるシリコン酸化膜３２が形成され、このシリコン酸化膜３２の上に半導体層であるシリコン層３３が形成されて構成されている。シリコン層３３は、初期層として（後述する各領域が形成されていない状態で）、一導電型半導体層としてのＮ−型不純物層を形成している。そして、各領域を形成した状態で、シリコン層３３には、表面層にシリコン酸化膜３２まで到達していない所定深さのＮ型ウェル領域３４とシリコン酸化膜３２まで到達したＰ型ベース領域３５とが離間して形成されている。そして、Ｎ型ウェル領域３４の表面層にシリコン層３３から離間してＮ＋型ドレイン領域３６が形成され、ベース領域３５の表面層にシリコン層３３とベース領域３５とのＰＮ接合からチャネル長として所定距離離間してＮ＋型ソース領域３７が形成されている。シリコン層３３とソース領域３７との間のベース領域３５上にゲート絶縁膜としての薄いシリコン酸化膜３８を介してポリシリコンからなるゲート電極３９が形成されている。シリコン層３３とドレイン領域３６との間のＮ型ウェル領域３４上にフィールド酸化膜としての厚いシリコン酸化膜４０が形成されている。ゲート電極３９から層間絶縁膜４１により絶縁されて、ドレイン領域３６に電気的接触するドレイン電極４２が形成され、ベース領域３５とソース領域３７とに電気的接触するソース電極４３が形成されている。
上記構成のＭＯＳトランジスタ２００の製造方法について、図２（ａ）〜（ｂ）、図３（ｃ）〜（ｄ）および図１を参照して説明する。先ず、第１工程は、この工程の完了後を図２（ａ）に示すように、半導体支持基板３１の上にシリコン酸化膜３２が形成され、このシリコン酸化膜３２の上にＮ−型シリコン層３３が形成されたＳＯＩ基板３０を準備する。そして、ＬＯＣＯＳ酸化法によりフィールド酸化膜としての厚いシリコン酸化膜４０を形成して後、熱酸化法によりイオン注入のための薄いシリコン酸化膜５１を形成し、フォトリソグラフィ法でのレジストパターン５２をマスクにして、イオン注入法によりシリコン層３３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン５２を除去して後、熱拡散してＮ型ウェル領域３４を形成する。尚、Ｎ型ウェル領域３４は、図では、シリコン酸化膜３２に到達していないものを例としているが、シリコン酸化膜３２に到達するものであってもよい。
次に、第２工程は、この工程の完了後を図２（ｂ）に示すように、第１工程完了後、ウェットエッチ法によりシリコン酸化膜５１を除去して後、熱酸化法によりゲート絶縁膜としての薄いシリコン酸化膜３８を形成する。そして、その上からＣＶＤ法によりポリシリコン膜５３を成長させ、フォトリソグラフィ法でのレジストパターン５４をマスクにベース領域３５形成のためにイオン注入する領域のポリシリコン膜５３をドライエッチングにより除去する。このポリシリコン膜５３の第１段階目のパターニングにより、Ｎ型ウェル領域３４側と反対側のゲート電極３９端が規定される。そして、レジストパターン５４を除去せずに、ポリシリコン膜５３とレジストパターン５４とをマスクにして、イオン注入法によりシリコン層３３の表面層内に選択的にホウ素（Ｂ）を注入する。このとき、レジストパターン５４はポリシリコン膜５３のエッチングに用いたものをそのまま用いるので、ポリシリコン膜５３の開口端とレジストパターン５４の開口端とはオンラインとなっており、ゲート電極によるセルフアラインと同等の精度でベース領域のイオン注入をすることができる。そして、レジストパターン５４を除去して後、熱拡散してシリコン酸化膜３２まで到達した深いＰ型ベース領域３５を形成する。
次に、第３工程は、この工程の完了後を図３（ｃ）に示すように、第２工程完了後、ポリシリコン膜５３の第２段階目のパターニングとして、フォトリソグラフィ法でのレジストパターン５５をマスクにポリシリコン膜５３の不要部分をドライエッチングにより除去して、Ｎ型ウェル領域３４側のゲート電極３９端を規定することにより、ゲート電極３９を形成する。そして、レジストパターン５５を除去する。
次に、第４工程は、この工程の完了後を図４（ｄ）に示すように、第３工程完了後、Ｎ型ウェル領域３４側と反対側のゲート電極３９端でセルフアラインとなるゲート電極３９とフォトリソグラフィ法でのレジストパターン５６とをマスクにして、イオン注入法によりＮ型ウェル領域３４およびベース領域３５の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン５６を除去して後、熱拡散してＮ型ウェル領域３４の表面層にドレイン領域３６およびベース領域３５の表面層にソース領域３７を形成する。
次に、第５工程は、この工程の完了後を図１に示すように、第４工程完了後、ＳＯＩ基板３０の表面からＣＶＤ法により層間絶縁膜４１で被覆する。ベース領域３５、ドレイン領域３６およびソース領域３７の表面が露出するように層間絶縁膜４１およびシリコン酸化膜３８にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域３６と電気的接触するドレイン電極４２と、ベース領域３５およびソース領域３７と電気的接触するソース電極４３とを形成する。
以上の製造方法によれば、ゲート電極３９を形成するときのポリシリコン膜５３のパターニングを２段階で行う。第１段階目のパターニングによりソース領域３７のゲート電極３９端が規定される。第２段階目のパターニングによりドレイン領域３６側のゲート電極３９端が規定される。そしてこの第１段階目のパターニングに使用したレジストパターン５４をそのまま用いて、ベース領域３５のイオン注入を行う。従って、ポリシリコン膜５３の開口端とレジストパターン５４の開口端とはオンラインとなっており、ゲート電極によるセルフアラインと同等の精度でベース領域３５のイオン注入をすることができ、ゲート電極３９によるソース領域３７のセルフアラインとにより、ＭＯＳトランジスタ２００のチャネル長のばらつきを低減でき、ＭＯＳトランジスタ２００の閾値電圧のばらつきやリーク電流不良等の発生を抑えることができる。
尚、上記実施例では、ＳＯＩ基板を用いた横型ＭＯＳトランジスタを例として説明したが、通常の半導体基板に横型ＭＯＳトランジスタを形成するもので実施することもできる。また、一導電型としてＮ型、他導電型としてＰ型で説明したが、一導電型としてＰ型、他導電型としてＮ型で実施することもできる。
本発明の一実施例の横型ＭＯＳトランジスタの主要部断面図。 図１の横型ＭＯＳトランジスタの製造工程を示す主要部断面図。 図２に続く製造工程を示す主要部断面図。 従来の横型ＭＯＳトランジスタの主要部断面図。 図４の横型ＭＯＳトランジスタの製造工程を示す主要部断面図。
符号の説明
３０ ＳＯＩ基板
３１ シリコン基板（半導体支持基板）
３２ シリコン酸化膜（埋込絶縁膜）
３３ Ｎ−型シリコン層（半導体層）
３４ Ｎ型ウェル領域
３５ Ｐ型ベース領域
３６ Ｎ＋型ドレイン領域
３７ Ｎ＋型ソース領域
３８ シリコン酸化膜（ゲート絶縁膜）
３９ ゲート電極
５３ ポリシリコン膜
５４，５５ レジストパターン

Claims (3)

  1. 一導電型ドレイン領域と、他導電型ベース領域と、一導電型ソース領域と、ポリシリコンからなるゲート電極とを有する二重拡散型の横型ＭＯＳトランジスタの製造方法において、
    前記ゲート電極がポリシリコン膜の２段階によるパターニングで形成され、第１段階目のパターニングによりソース領域側のゲート電極端が規定され、第２段階目のパターニングによりドレイン領域側のゲート電極端が規定され、第１段階目のパターニングに使用したレジストパターンをそのままマスクとして用いて前記ベース領域のためのイオン注入が行われることを特徴とする横型ＭＯＳトランジスタの製造方法。
  2. 半導体支持基板上に埋込絶縁膜を形成しこの埋込絶縁膜上に一導電型半導体層を形成してなるＳＯＩ基板の半導体層に埋込絶縁膜まで到達した他導電型ベース領域を形成し、ベース領域の表面層に一導電型ソース領域を形成し、半導体層とソース領域との間のベース領域上にゲート絶縁膜を介してポリシリコンからなるゲート電極を形成した横型ＭＯＳトランジスタの製造方法において、
    前記ゲート電極がポリシリコン膜の２段階によるパターニングで形成され、第１段階目のパターニングによりソース領域側のゲート電極端が規定され、第２段階目のパターニングにより半導体層側のゲート電極端が規定され、第１段階目のパターニングに使用したレジストパターンをそのままマスクとして用いて前記ベース領域のためのイオン注入が行われることを特徴とする横型ＭＯＳトランジスタの製造方法。
  3. 半導体支持基板上に埋込絶縁膜を形成しこの埋込絶縁膜上に半導体層を形成してなるＳＯＩ基板を用いた横型ＭＯＳトランジスタの製造方法において、
    ＳＯＩ基板を準備し、半導体層に一導電型ウェル領域を形成する第１工程と、
    第１工程後、半導体層上にゲート絶縁膜となる薄い絶縁膜を介してポリシリコン膜を成長させ、レジストパターンをマスクにポリシリコン膜をエッチングしてゲート電極の一方の端を規定し、そのレジストパターンとポリシリコン膜とをマスクにして、イオン注入法により半導体層にベース領域を形成する第２工程と、
    第２工程後、レジストパターンをマスクにポリシリコン膜をエッチングして、ゲート電極の他方の端を規定する第３工程と、
    第３工程後、一導電型ウェル領域に一導電型ドレイン領域を形成するとともに、ベース領域に一導電型ソース領域を形成する第４工程とを具備したことを特徴とする横型ＭＯＳトランジスタの製造方法。
JP2003431771A 2003-12-26 2003-12-26 横型ｍｏｓトランジスタの製造方法 Pending JP2005191327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003431771A JP2005191327A (ja) 2003-12-26 2003-12-26 横型ｍｏｓトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003431771A JP2005191327A (ja) 2003-12-26 2003-12-26 横型ｍｏｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2005191327A true JP2005191327A (ja) 2005-07-14

Family

ID=34789670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003431771A Pending JP2005191327A (ja) 2003-12-26 2003-12-26 横型ｍｏｓトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2005191327A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080956A (ja) * 2005-09-12 2007-03-29 Seiko Epson Corp 半導体装置および半導体装置の製造方法
WO2013128833A1 (ja) * 2012-03-02 2013-09-06 株式会社デンソー 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080956A (ja) * 2005-09-12 2007-03-29 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4623294B2 (ja) * 2005-09-12 2011-02-02 セイコーエプソン株式会社 半導体装置の製造方法
WO2013128833A1 (ja) * 2012-03-02 2013-09-06 株式会社デンソー 半導体装置
JP2013183071A (ja) * 2012-03-02 2013-09-12 Denso Corp 半導体装置
US9231090B2 (en) 2012-03-02 2016-01-05 Denso Corporation Trench-gate-type insulated gate bipolar transistor

Similar Documents

Publication Publication Date Title
JP5605134B2 (ja) 半導体装置及びその製造方法
JP4783050B2 (ja) 半導体装置及びその製造方法
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
JP2002076287A (ja) 半導体装置およびその製造方法
TW574746B (en) Method for manufacturing MOSFET with recessed channel
JP2006228950A (ja) 半導体装置およびその製造方法
JP2005191327A (ja) 横型ｍｏｓトランジスタの製造方法
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
JP2004063918A (ja) 横型ｍｏｓトランジスタ
JPH02196434A (ja) Ｍｏｓトランジスタの製造方法
JP4265890B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
KR20080029266A (ko) 반도체 소자의 제조방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPS60226168A (ja) 相補型ｍｏｓ半導体装置
JP2004304155A (ja) 半導体装置の製造方法
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
JP2003273351A (ja) 半導体装置およびその製造方法
KR20080013371A (ko) 반도체 소자 및 그의 제조방법
JPH11274491A (ja) 半導体装置及びその製造方法
KR20060122528A (ko) 반도체 소자의 제조방법
KR20040008407A (ko) 트랜지스터의 제조 방법
JP2007027201A (ja) 半導体装置の製造方法
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법
KR20040008496A (ko) 트랜지스터의 제조 방법
JP2003133547A (ja) 高耐圧半導体装置の製造方法