JP2003017554A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003017554A
JP2003017554A JP2001201650A JP2001201650A JP2003017554A JP 2003017554 A JP2003017554 A JP 2003017554A JP 2001201650 A JP2001201650 A JP 2001201650A JP 2001201650 A JP2001201650 A JP 2001201650A JP 2003017554 A JP2003017554 A JP 2003017554A
Authority
JP
Japan
Prior art keywords
layer
oxide film
film
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001201650A
Other languages
English (en)
Inventor
Osamu Ito
理 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001201650A priority Critical patent/JP2003017554A/ja
Publication of JP2003017554A publication Critical patent/JP2003017554A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 トレンチ溝の底面近傍のSOI層の底面端部
を変形させることなく熱酸化法によりシリコン酸化膜を
形成してSTI領域を形成する。 【解決手段】 SOI層4上のシリコン酸化膜5及びシ
リコン窒化膜6に開口部を形成した後、シリコン酸化膜
5を選択エッチングして、くぼみ部7aを形成する。そ
の後、シリコン窒化膜6をマスクにしてSOI層4のエ
ッチングを行ってトレンチ溝8を形成する。その後、シ
リコン窒化膜6をマスクにして窒素のイオン注入を行っ
て、SOI層4の側面及びBOX層4に窒素導入層9,
9aを形成する。その後、熱酸化法によりシリコン酸化
膜10,10aを形成する。このとき、窒素導入層9a
によって、SOI層4の底面端部の酸化が抑制される。
さらに、窒素導入層のないくぼみ部7a領域下には膜厚
の厚いシリコン酸化膜10aが形成され、SOI層4の
角部が丸まった形状になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にSOI(Silicon On Insulator)基板
を用いた半導体装置における素子分離領域の形成方法に
関する。
【0002】
【従来の技術】近年、移動体通信分野の急成長に伴い、
半導体装置の低消費電力化が要望されている。この低消
費電力化を実現するためには、トランジスタの微細化が
有効であり、いわゆるデザインルールの縮小が重要とな
る。
【0003】デザインルールの縮小の一環として、素子
分離領域の縮小があり、その素子間分離方法の一つとし
て、シャロートレンチ分離(以下、STIと記す)プロセ
スが近年用いられつつある。
【0004】図8(a)〜(d)は、従来のシリコン基
板にSTI領域を設けた半導体装置の製造工程を示す断
面図である。
【0005】まず、図8(a)に示すように、シリコン
基板51上にシリコン酸化膜52とシリコン窒化膜53
を順次形成した後、素子分離形成領域が開口されたエッ
チングマスク(図示せず)を用いて、シリコン酸化膜5
2とシリコン窒化膜53を選択的にエッチングして開口
部54を形成する。その後、エッチングマスクを除去し
た後、シリコン窒化膜53をマスクにシリコン基板51
を所定の深さまでエッチングし、トレンチ溝55を形成
する。
【0006】次に、図8(b)に示すように、ウェット
エッチング法を用いてシリコン酸化膜52の選択エッチ
ングを行うことにより、シリコン酸化膜52をシリコン
窒化膜53の端部から所定の幅だけ後退させて、シリコ
ン窒化膜53の端部下にくぼみ部56を形成する。
【0007】次に、図8(c)に示すように、シリコン
窒化膜53を酸化防止マスクにして、露出しているシリ
コン基板51表面を熱酸化により選択的に酸化すること
によって、トレンチ溝55の内壁面にシリコン酸化膜5
7を形成する。このとき、くぼみ部56によって露出し
ているシリコン基板51表面も酸化されてシリコン酸化
膜57aが形成される。このくぼみ部56を形成してお
くことにより、トレンチ溝55の上端部に位置するシリ
コン基板51の角部が丸まった形状となるためゲート絶
縁膜の耐圧を向上することができる。
【0008】次に、図8(d)に示すように、プラズマ
CVD法により、トレンチ溝55内が完全に埋め込まれ
るように絶縁膜58を堆積する。その後、シリコン窒化
膜53上の絶縁膜58をCMP法やエッチバック法など
によって選択的に除去した後、シリコン窒化膜53を選
択的に除去することによってトレンチ溝55内に絶縁膜
58が埋め込まれたSTI領域を形成することができ
る。
【0009】上記のようなSTIプロセスは、次世代半
導体デバイスとして開発が進められている、SOI基板
を用いた半導体装置の素子分離領域の形成方法としての
適用が検討されつつある。
【0010】図9(a)〜(c)は、従来のSOI基板
にSTI領域を設けた半導体装置の製造工程を示す断面
図である。
【0011】まず、図9(a)に示すように、SOI基
板61は、半導体基板からなる支持基板62と、支持基
板62上に形成された埋め込み酸化膜層(以下、BOX
層と記す)63と、BOX層63上に形成されたシリコ
ンからなる半導体層(以下、SOI層と記す)64とで
構成されており、支持基板62とSOI層64とがBO
X層63により互いに電気的に絶縁分離された構造を有
している。このSOI基板61のSOI層64上にシリ
コン酸化膜65とシリコン窒化膜66を順次形成した
後、素子分離形成領域が開口されたエッチングマスク
(図示せず)を用いて、シリコン酸化膜65とシリコン
窒化膜66を選択的にエッチングして開口部67を形成
する。その後、エッチングマスクを除去した後、ウェッ
トエッチング法を用いてシリコン酸化膜65の選択エッ
チングを行うことにより、シリコン酸化膜65をシリコ
ン窒化膜66の端部から所定の幅だけ後退させて、シリ
コン窒化膜66の端部下にくぼみ部68を形成する。
【0012】次に、図9(b)に示すように、シリコン
窒化膜66をエッチングマスクにしてSOI層64のエ
ッチングを行い、BOX層63に到達するトレンチ溝6
9を形成する。
【0013】次に、図9(c)に示すように、シリコン
窒化膜66を酸化防止マスクにして、露出しているSO
I層64表面を熱酸化により選択的に酸化することによ
って、トレンチ溝69の内壁面となるSOI層64の側
面上にシリコン酸化膜70を形成する。このとき、くぼ
み部68によって露出しているSOI層64表面も酸化
されてシリコン酸化膜70aが形成される。このくぼみ
部68を形成しておくことにより、トレンチ溝69の上
端部に位置するSOI層64の角部が酸化によって丸ま
った形状となるためゲート絶縁膜の耐圧を向上すること
ができる。その後、プラズマCVD法により、トレンチ
溝69内が完全に埋め込まれるように絶縁膜を堆積した
後、シリコン窒化膜66上の絶縁膜をCMP法やエッチ
バック法などによって選択的に除去し、その後、シリコ
ン窒化膜66を選択的に除去することによってトレンチ
溝69内に絶縁膜が埋め込まれたSTI領域を形成する
ことができる。
【0014】
【発明が解決しようとする課題】しかしながら、SOI
基板に従来のSTIプロセスを適用した場合、図9
(b)、(c)に示すように、トレンチ溝69はBOX
層63に到達するように形成されるため、熱酸化によっ
てシリコン表面が露出しているくぼみ部68を含むトレ
ンチ溝69の内壁面にシリコン酸化膜70、70aを形
成する際に、酸化剤である酸素がトレンチ溝69底面の
BOX層63中を拡散する。その結果として、トレンチ
溝69の底面の周囲に位置するSOI層64の底面の端
部71が、BOX層63中を拡散してきた酸素によって
酸化され、酸化によって形成された酸化膜によって盛り
上がった形状となる。従って、活性領域と素子分離領域
との境界付近のSOI層64の底面端部71が湾曲し、
応力による欠陥が発生するため、リーク電流が増大する
という課題がある。
【0015】また、SOI層64の底面端部71を変形
させないように、熱酸化によるシリコン酸化膜70、7
0aを形成せずに、プラズマCVD法による絶縁膜のみ
でトレンチ溝69内に埋め込んだ場合、トレンチ溝69
の上端部に位置するSOI層64の角部が角張った形状
となるためゲート絶縁膜の耐圧が劣化するという課題が
ある。
【0016】そこで、本発明の目的は、SOI基板にお
いてSTIプロセスを行う際に、トレンチ溝の底面近傍
のSOI層の底面端部を変形させることなく熱酸化法に
よりシリコン酸化膜を形成することができ、且つ、欠陥
の発生によるリーク電流の増加を防止したSTI領域の
形成ができる半導体装置の製造方法を提供するものであ
る。
【0017】
【課題を解決するための手段】本発明の第1の半導体装
置の製造方法は、酸化膜層上に半導体層を有するSOI
基板を用いた半導体装置の製造方法において、半導体層
にトレンチ溝を形成する工程と、トレンチ溝底面の酸化
膜層に窒素導入層を形成する工程と、窒素導入層が形成
された状態で、トレンチ溝の内壁面となる半導体層の側
面上に熱酸化法により酸化膜を形成する工程とを有す
る。
【0018】この第1の半導体装置の製造方法によれ
ば、トレンチ溝底面に露出する酸化膜層に窒素導入層を
形成した状態で熱酸化を行うため、窒素導入層によって
酸化膜層中の酸素の拡散が抑制され、半導体層の底面端
部の酸化を防止することができるため、半導体層端部の
湾曲を防止することができる。
【0019】本発明の第2の半導体装置の製造方法は、
酸化膜層上に半導体層を有するSOI基板を用いた半導
体装置の製造方法において、半導体層上に下地絶縁膜を
形成する工程(a)と、下地絶縁膜上に酸化防止膜を形
成する工程(b)と、下地絶縁膜及び酸化防止膜を選択
的にエッチングして、半導体層上に開口部を形成する工
程(c)と、工程(c)の後に、下地絶縁膜を選択的に
エッチングして、酸化防止膜の端部下にくぼみ部を形成
する工程(d)と、工程(d)の後に、酸化防止膜をマ
スクにして半導体層のエッチングを行い、酸化膜層に到
達するトレンチ溝を形成する工程(e)と、酸化防止膜
をマスクにして窒素のイオン注入を行うことにより、少
なくとも前記トレンチ溝底面の酸化膜層に窒素導入層を
形成する工程(f)と、工程(f)の後に、酸化防止膜
をマスクにして、熱酸化法によりトレンチ溝の内壁面と
なる半導体層の側面上に酸化膜を形成する工程(g)と
を有する。
【0020】この第2の半導体装置の製造方法によれ
ば、トレンチ溝底面に露出する酸化膜層に窒素導入層を
形成した状態で熱酸化を行うため、窒素導入層によって
酸化膜層中の酸素の拡散が抑制され、半導体層の底面端
部の酸化を防止することができるため、半導体層端部の
湾曲を防止することができる。さらに、くぼみ部を形成
することによって、トレンチ溝の上端部に位置する半導
体層の角部を丸まった形状に形成することができるた
め、ゲート絶縁膜の耐圧を向上することができる。
【0021】上記第2の半導体装置の製造方法におい
て、工程(e)では、半導体層の側面が垂直になるよう
にトレンチ溝を形成し、工程(f)では、トレンチ溝底
面の酸化膜層のみに窒素導入層を形成しても良い。
【0022】または、上記第2の半導体装置の製造方法
において、工程(e)では、半導体層の側面が順方向テ
ーパーになるようにトレンチ溝を形成し、工程(f)で
は、トレンチ溝底面の酸化膜層及び順方向テーパーを有
する半導体層の側面に窒素導入層を形成しても良い。
【0023】本発明の第3の半導体装置の製造方法は、
酸化膜層上に半導体層を有するSOI基板を用いた半導
体装置の製造方法において、半導体層上に下地絶縁膜を
形成する工程(a)と、下地絶縁膜上に酸化防止膜を形
成する工程(b)と、下地絶縁膜及び酸化防止膜を選択
的にエッチングして、半導体層上に開口部を形成する工
程(c)と、工程(c)の後に、下地絶縁膜を選択的に
エッチングして、酸化防止膜の端部下にくぼみ部を形成
する工程(d)と、工程(c)の後に、酸化防止膜をマ
スクにして窒素のイオン注入を行うことにより、半導体
層及び酸化膜層の一部に窒素導入層を形成する工程
(e)と、工程(d)及び(e)の後に、酸化防止膜を
マスクにして半導体層のエッチングを行い、酸化膜層に
到達するトレンチ溝を形成する工程(f)と、工程
(f)の後に、酸化防止膜をマスクにして、熱酸化法に
よりトレンチ溝の内壁面となる半導体層の側面上に酸化
膜を形成する工程(g)とを有する。
【0024】この第3の半導体装置の製造方法によれ
ば、上記第2の半導体装置の製造方法と同様な効果を得
ることができる。
【0025】上記第3の半導体装置の製造方法におい
て、工程(e)では、窒素導入層の窒素のピーク濃度
が、半導体層と酸化膜層との界面付近になるように窒素
のイオン注入を行うことが望ましい。
【0026】また、上記第3の半導体装置の製造方法に
おいて、工程(f)では、半導体層の側面が垂直になる
ようにトレンチ溝を形成することによって、半導体層に
形成されている窒素導入層を除去し、工程(g)では、
酸化膜層のみに窒素導入層が形成された状態で熱酸化を
行って酸化膜を形成しても良い。
【0027】または、上記第3の半導体装置の製造方法
において、工程(f)では、半導体層の側面が順方向テ
ーパーになるようにトレンチ溝を形成することによっ
て、半導体層の側面のテーパー部に窒素導入層を残存さ
せ、工程(g)では、酸化膜層及び半導体層の側面に窒
素導入層が形成された状態で熱酸化を行って酸化膜を形
成しても良い。
【0028】本発明の第4の半導体装置の製造方法で
は、酸化膜層上に半導体層を有するSOI基板を用いた
半導体装置の製造方法において、半導体層にトレンチ溝
を形成する工程と、トレンチ溝の上端部に位置する半導
体層の角部のみに酸化促進用不純物からなる不純物導入
層を形成する工程と、不純物導入層が形成された状態
で、トレンチ溝の内壁面となる半導体層の側面上に熱酸
化法により酸化膜を形成する工程とを有する。
【0029】この第4の半導体装置の製造方法によれ
ば、トレンチ溝の上端部に位置する半導体層の角部のみ
に酸化速度が速くなる酸化促進用不純物からなる不純物
導入層を形成した状態で熱酸化を行うため、シリコン酸
化膜を形成するための酸化時間を大幅に短縮することが
できるため、酸化膜層中の酸素の拡散による半導体層の
底面端部の酸化を大幅に低減することができ、半導体層
端部の湾曲を防止することができる。
【0030】本発明の第5の半導体装置の製造方法は、
酸化膜層上に半導体層を有するSOI基板を用いた半導
体装置の製造方法において、半導体層上に下地絶縁膜を
形成する工程(a)と、下地絶縁膜上に酸化防止膜を形
成する工程(b)と、下地絶縁膜及び酸化防止膜を選択
的にエッチングして、半導体層上に開口部を形成する工
程(c)と、工程(c)の後に、下地絶縁膜を選択的に
エッチングして、酸化防止膜の端部下にくぼみ部を形成
する工程(d)と、工程(d)の後に、少なくともくぼ
み部領域下の半導体層の表面部に酸化促進用不純物から
なる不純物導入層を形成する工程(e)と、工程(e)
の後に、酸化防止膜をマスクにして、くぼみ部領域下の
不純物導入層が残存するように半導体層のエッチングを
行い、酸化膜層に到達するトレンチ溝を形成する工程
(f)と、工程(f)の後に、酸化防止膜をマスクにし
て、半導体層の角部に不純物導入層が形成された状態
で、熱酸化法によりトレンチ溝の内壁面となる半導体層
の側面上に酸化膜を形成する工程(g)とを有する。
【0031】この第5の半導体装置の製造方法によれ
ば、トレンチ溝の上端部に位置する半導体層の角部のみ
に酸化速度が速くなる酸化促進用不純物からなる不純物
導入層を形成した状態で熱酸化を行うため、シリコン酸
化膜を形成するための酸化時間を大幅に短縮することが
できるため、酸化膜層中の酸素の拡散による半導体層の
底面端部の酸化を大幅に低減することができ、半導体層
端部の湾曲を防止することができる。さらに、くぼみ部
を形成することによって、トレンチ溝の上端部に位置す
る層の角部を容易に丸まった形状に形成することができ
るため、ゲート絶縁膜の耐圧を向上することができる。
【0032】上記第5の半導体装置の製造方法におい
て、工程(e)では、酸化防止膜をマスクにして、大傾
角の注入角度で酸化促進用不純物のイオン注入を行うこ
とにより不純物導入層を形成する。
【0033】また、上記第5の半導体装置の製造方法に
おいて、酸化促進用不純物は、リンあるいはシリコンで
ある。
【0034】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図面を参照しながら説明す
る。
【0035】図1(a)〜(c)及び図2(a)〜
(c)は、本発明の第1の実施形態にかかる半導体装置
の製造工程を示す断面図である。また、図3(a)は、
図2(a)に示す工程においてSOI層に形成される窒
素導入層の不純物プロファイルを示す図であり、図3
(b)は、窒素ドーズ量と該窒素の導入されたシリコン
層の酸化膜厚との関係図である。
【0036】まず、図1(a)に示す工程で、SOI基
板1は、半導体基板からなる支持基板2と、支持基板2
上に形成された埋め込み酸化膜層(以下、BOX層と記
す)3と、BOX層3上に形成されたシリコンからなる
半導体層(以下、SOI層と記す)4とで構成されてお
り、支持基板2とSOI層4とがBOX層3により互い
に電気的に絶縁分離された構造を有している。このSO
I基板1のSOI層4上に下地絶縁膜となる厚み10n
mのシリコン酸化膜5を形成した後、シリコン酸化膜5
上に酸化防止膜となるシリコン窒化膜6を厚み180n
mで形成する。その後、シリコン窒化膜6上に素子分離
形成領域が開口されたエッチングマスク(図示せず)を
形成した後、エッチングマスクをマスクにしてシリコン
酸化膜5及びシリコン窒化膜6を選択的にエッチングし
て開口部7を形成する。その後、エッチングマスクを除
去する。
【0037】次に、図1(b)に示す工程で、ウェット
エッチング法を用いてシリコン酸化膜5の選択エッチン
グを行うことにより、シリコン酸化膜5をシリコン窒化
膜6の端部から所定の幅だけ後退させて、シリコン窒化
膜6の端部下にくぼみ部7aを形成する。
【0038】次に、図1(c)に示す工程で、シリコン
窒化膜6をエッチングマスクにして、SOI層4をドラ
イエッチングして、BOX層3に到達する順方向のテー
パーを有するトレンチ溝8を形成する。このドライエッ
チングによってエッチングされるのはSOI層4のみで
あり、選択性のあるBOX層3はほとんどエッチングさ
れることはない。また、トレンチ溝8は、BOX層3ま
で到達しているため、トレンチ溝8は常にSOI層4の
膜厚と同程度となり、例えばSOI層4の厚みが150
nmのとき、トレンチ溝8の深さは150nmとなる。
また、トレンチ溝8は、順方向のテーパー角をもち、S
OI層4の間隔が上部から下部に向かって狭まるため、
トレンチ開口部X1はトレンチ底部X2よりも広くな
る。
【0039】次に、図2(a)に示す工程で、シリコン
窒化膜6をイオン注入マスクとして、トレンチ溝8内に
窒素イオンを、ドーズ量1×1015/cm-2、注入エネ
ルギー5keV、注入角度0°の注入条件でイオン注入
を行う。この窒素注入によって、トレンチ溝8内のSO
I層4の側面にSOI窒素導入層9が形成され、且つ、
トレンチ溝8底面に露出するBOX層3にBOX窒素導
入層9aが形成される。このとき、トレンチ溝8内に露
出するSOI層4は、順方向のテーパー角を持ってお
り、SOI層4の間隔が上部から下部に向かって狭まっ
ている為、窒素イオンを実質上SOI基板1に対して垂
直になるようにイオン注入した場合、図3(a)に示す
ように、SOI窒素導入層9は、トレンチ溝8の側面表
面に浅く、且つ、SOI層4の下部で上部よりも不純物
濃度が濃く形成される。また、トレンチ溝8底面のBO
X層3に形成されるBOX窒素導入層9aには、ドーズ
量に応じた不純物が導入されるため、SOI窒素導入層
9よりも注入深さが深く、且つ、不純物濃度が濃く形成
される。なお、窒素注入後に、熱処理により注入された
窒素を活性化させても良い。
【0040】次に、図2(b)に示す工程で、シリコン
窒化膜6を酸化防止マスクとして、くぼみ部7aを含む
トレンチ溝8の内壁面を熱酸化して、下地絶縁膜となる
シリコン酸化膜10を通常酸化時の厚み換算で25nm
程度形成する。このとき、くぼみ部7a領域には、同時
にシリコン酸化膜10aが形成される。この酸化によっ
て、トレンチ溝8の上部に位置するSOI層4の角部が
丸まった形状となる。
【0041】次に、図2(c)に示す工程で、プラズマ
CVD法により、トレンチ溝8内が完全に埋め込まれる
ように埋め込み絶縁膜となるプラズマ酸化膜11を45
0nmを堆積する。その後、シリコン窒化膜6上のプラ
ズマ酸化膜11をCMP法やエッチバック法などによっ
て選択的に除去した後、シリコン窒化膜6を選択的に除
去することによってトレンチ溝8内にプラズマ酸化膜1
1が埋め込まれたSTI領域を形成することができる。
【0042】本発明の第1の実施の形態によれば、トレ
ンチ溝8を形成した後、トレンチ溝8内に窒素をイオン
注入し窒素導入層9、9aを形成した後、熱酸化法によ
ってシリコン酸化膜10、10aを形成する。
【0043】ここで、図3(b)に示すように、窒素ド
ーズ量を変えて窒素が導入されたシリコン層を熱酸化法
により一定温度で一定時間の酸化を行った場合、窒素の
ドーズ量の増加に伴って、シリコン酸化膜の膜厚は減少
することがわかる。これはシリコン層中に窒素が導入さ
れることにより、シリコン中への酸素の進入、拡散が抑
制されるためである。
【0044】従って、図2(b)に示す工程で、熱酸化
した場合、くぼみ部7a側のSOI層4表面には窒素が
導入されておらず、トレンチ溝8内のSOI層4側面に
形成されたSOI窒素導入層9は、上部に比べ下部の方
が窒素濃度が濃く形成されているため、くぼみ部7a側
のSOI層4に形成されるシリコン酸化膜10aの膜厚
が25nm程度となり、SOI層4の側面に形成される
シリコン酸化膜10の厚みは全体が25nmよりも薄く
なり、且つ、上部に比べ下部の方がさらに薄く形成され
る。
【0045】また、BOX層3に形成されたBOX窒素
導入層9aは、注入深さが深く、且つ、窒素濃度が濃く
形成されるため、酸化剤となる酸素の拡散を抑制するこ
とができる。したがって、BOX層3中の酸素の拡散を
防止することができ、その結果SOI層4の底面端部の
酸化を防止することができるため、SOI層4端部の湾
曲を防止することができる。
【0046】なお、上記第1の実施形態では、SOI層
4の側面にSOI窒素導入層9を形成し、且つ、BOX
層3にBOX窒素導入層9aを形成したが、例えばトレ
ンチ溝8を垂直にエッチングした状態で窒素注入を行う
ことによって、SOI窒素導入層9は形成せず、BOX
窒素導入層9aのみを形成した状態で熱酸化を行っても
SOI層4の底面端部の酸化を防止することができる。
【0047】(第2の実施形態)図4(a)〜(c)
は、本発明の第2の実施形態にかかる半導体装置の製造
工程を示す断面図である。また、図5は、図4(a)に
示す工程においてSOI層及びBOX層に形成される窒
素導入層の不純物プロファイルを示す図である。
【0048】まず、図4(a)に示す工程では、第1の
実施形態の図1(a)及び図1(b)と同様な方法によ
って、SOI基板1のSOI層4上にシリコン酸化膜5
及びシリコン窒化膜6を順次形成した後、素子分離形成
領域のシリコン酸化膜5及びシリコン窒化膜6を選択的
にエッチングして開口部7を形成する。その後、ウェッ
トエッチング法を用いてシリコン酸化膜5のエッチング
を行うことにより、シリコン酸化膜5をシリコン窒化膜
6の端部から所定の幅だけ後退させて、シリコン窒化膜
6の端部下にくぼみ部7aを形成する。その後、シリコ
ン窒化膜6をイオン注入マスクとして、開口部7内に露
出するSOI層4及びBOX層3に窒素イオンを、ドー
ズ量1×1015/cm-2、注入エネルギー50keV、
注入角度0°の注入条件でイオン注入を行って、SOI
窒素導入層12とBOX窒素導入層12aとを形成す
る。このとき、図5に示すように、窒素濃度がSOI層
4とBOX層3との界面付近でピーク濃度となる注入エ
ネルギーで窒素をイオン注入する。この結果、SOI窒
素導入層12は、SOI層4の表面側の上部に比べてB
OX層3側の下部の方が不純物濃度が高くなり、BOX
窒素導入層12aはSOI層4側の上部が下部に比べて
不純物濃度が高く形成される。なお、窒素注入後に、熱
処理により注入された窒素を活性化させても良い。
【0049】次に、図4(b)に示す工程で、シリコン
窒化膜6をエッチングマスクにして、SOI層4をドラ
イエッチングして、BOX層3に到達する順方向のテー
パーを有するトレンチ溝13を形成する。このドライエ
ッチングによってエッチングされるのはSOI層4のみ
であり、選択性のあるBOX層3はほとんどエッチング
されることはない。また、トレンチ溝13は、BOX層
3まで到達しているため、トレンチ溝13は常にSOI
層4の膜厚と同程度となる。また、トレンチ溝13は、
順方向のテーパー角をもち、トレンチ溝13領域のSO
I層4の間隔が上部から下部に向かって狭まるように形
成される。その結果、トレンチ溝13の内壁面となるS
OI層4の側面には、SOI窒素導入層12の一部が残
存してSOI窒素導入層残部12bが形成される。この
SOI窒素導入層残部12bは、SOI層4の側面から
拡散深さが、SOI層4の上部(表面側)に比べて下部
(BOX層3側)の方が深く形成されており、且つ、S
OI層4の上部よりも下部の方が不純物濃度が濃く形成
された構成となる。
【0050】次に、図4(c)に示す工程で、シリコン
窒化膜6を酸化防止マスクとして、くぼみ部7aを含む
トレンチ溝13の内壁面を熱酸化して、下地絶縁膜とな
るシリコン酸化膜14を通常酸化時の厚み換算で25n
m程度形成する。このとき、くぼみ部7a領域には、同
時にシリコン酸化膜14aが形成される。この酸化によ
って、トレンチ溝13の上部に位置するSOI層4の角
部が丸まった形状となる。
【0051】その後、第1の実施形態の図2(c)に示
す工程と同様な方法によって、トレンチ溝13内のみに
選択的に埋め込み絶縁膜を形成することによって、ST
I領域を形成することができる。
【0052】本発明の第2の実施の形態によれば、素子
分離形成領域のSOI層4及びBOX層3に窒素をイオ
ン注入して窒素導入層12、12aを形成した後、トレ
ンチ溝13を形成し、トレンチ溝13の内壁面となるS
OI層4の側面にSOI窒素導入層残部12bが残存
し、且つ、トレンチ溝13底面のBOX層3にBOX窒
素導入層12aが形成された状態で、熱酸化法によって
シリコン酸化膜14、14aを形成する。
【0053】従って、図4(c)に示す工程で、熱酸化
した場合、くぼみ部7a側のSOI層4表面には窒素が
導入されておらず、トレンチ溝8内のSOI層4側面に
形成されたSOI窒素導入層残部12bは、上部に比べ
下部の方が、窒素濃度が濃く且つ側面からの拡散深さが
深く形成されているため、くぼみ部7a側のSOI層4
に形成されるシリコン酸化膜14aの膜厚が25nm程
度となり、SOI層4の側面に形成されるシリコン酸化
膜10の厚みは全体が25nmよりも薄くなり、且つ、
上部に比べ下部の方がさらに薄く形成される。このと
き、SOI窒素導入層残部12bの拡散深さ及びシリコ
ン酸化膜14aの膜厚によっては、酸化後にもSOI層
4の下部領域にSOI窒素導入層残部12bが残存する
ことがある。
【0054】しかも、BOX層3に形成されたBOX窒
素導入層12aは、表面(SOI層4側)の窒素濃度が
濃く形成されるため、酸化剤となる酸素の拡散を抑制す
ることができる。したがって、BOX層3中の酸素の拡
散を防止することができ、その結果SOI層4の底面端
部の酸化を防止することができるため、SOI層4端部
の湾曲を防止することができる。
【0055】なお、上記第2の実施形態では、SOI層
4の側面にSOI窒素導入層残部12bを残存したが、
例えばトレンチ溝13を垂直にエッチングすることによ
りSOI層4中のSOI窒素導入層12は完全に除去
し、BOX窒素導入層12aのみが形成された状態で熱
酸化してもSOI層4の底面端部の酸化を防止すること
ができる。
【0056】また、上記第2の実施形態では、くぼみ部
7aを形成した後に窒素導入層12、12aを形成した
が、窒素導入層12、12aを形成した後でトレンチ溝
13を形成する前にくぼみ部7aを形成しても良い。
【0057】(第3の実施形態)図6(a)〜(c)
は、本発明の第3の実施形態にかかる半導体装置の製造
工程を示す断面図である。また、図7(a)は、図6
(a)に示す工程においてSOI層に形成されるリン導
入層の不純物プロファイルを示す図であり、図7(b)
は、リンドーズ量と該リンの導入されたシリコン層の酸
化膜厚との関係図である。
【0058】まず、図6(a)に示す工程では、第1の
実施形態の図1(a)及び図1(b)と同様な方法によ
って、SOI基板1のSOI層4上にシリコン酸化膜5
及びシリコン窒化膜6を順次形成した後、素子分離形成
領域のシリコン酸化膜5及びシリコン窒化膜6を選択的
にエッチングして開口部7を形成する。その後、ウェッ
トエッチング法を用いてシリコン酸化膜5のエッチング
を行うことにより、シリコン酸化膜5をシリコン窒化膜
6の端部から所定の幅だけ後退させて、シリコン窒化膜
6の端部下にくぼみ部7aを形成する。その後、シリコ
ン窒化膜6をイオン注入マスクとして、開口部7内に露
出するSOI層4の表面部に酸化促進用不純物、例えば
リンイオンを、ドーズ量5×1015/cm-2、注入エネ
ルギー10keVの注入条件で、注入角度35〜45°
と大傾角な注入角度でイオン注入を行って、リン導入層
15を形成する。このとき、リン導入層15は、図7
(a)に示すようにSOI層4の表面に浅く形成され、
且つ、大傾角な注入角度でイオン注入することによりく
ぼみ部7a領域下のSOI層4にもリン導入層15を形
成することができる。また、リン導入層の拡散深さは、
後工程の熱酸化でシリコン酸化膜に変換されリン導入層
がなくなる程度に形成することが好ましい。
【0059】次に、図6(b)に示す工程で、シリコン
窒化膜6をエッチングマスクにして、SOI層4をドラ
イエッチングして、BOX層3に到達する順方向のテー
パーを有するトレンチ溝16を形成する。このトレンチ
溝16の形成によって、開口部7下のリン導入層15は
エッチングされ、くぼみ部7a領域下のSOI層4表面
のみにリン導入層残部15aが残存する。このドライエ
ッチングによってエッチングされるのはSOI層4のみ
であり、選択性のあるBOX層3はほとんどエッチング
されることはない。また、トレンチ溝16は、BOX層
3まで到達しているため、トレンチ溝16は常にSOI
層4の膜厚と同程度となる。
【0060】次に、図6(c)に示す工程で、シリコン
窒化膜6を酸化防止マスクとして、くぼみ部7aを含む
トレンチ溝16の内壁面を熱酸化して、下地絶縁膜とな
るシリコン酸化膜17を通常酸化時の厚み換算で5nm
程度形成する。このとき、くぼみ部7a領域には、同時
にシリコン酸化膜17aが形成される。この酸化によっ
て、トレンチ溝16の上部に位置するSOI層4の角部
が丸まった形状となる。
【0061】その後、第1の実施形態の図2(c)に示
す工程と同様な方法によって、トレンチ溝16内のみに
選択的に埋め込み絶縁膜を形成することによって、ST
I領域を形成することができる。
【0062】本発明の第3の実施の形態によれば、トレ
ンチ溝16の上端部に位置するSOI層4の角部のみに
酸化促進用不純物であるリン導入層残部15aを形成し
た状態で熱酸化法によってシリコン酸化膜17、17a
を形成する。
【0063】ここで、図7(b)に示すように、リンド
ーズ量を変えてリンが導入されたシリコン層を熱酸化法
により一定温度で一定時間の酸化を行った場合、リンの
ドーズ量の増加に伴って、シリコン酸化膜の膜厚は増加
することがわかる。これはシリコン層中にリンが導入さ
れることにより、シリコン層の酸化が促進され、酸化速
度が速くなるためである。
【0064】従って、図6(c)に示す工程で、熱酸化
した場合、リン導入層残部15aが形成されていないS
OI層4の側面には厚み5nmのシリコン酸化膜17が
形成されるのに対して、くぼみ部7a領域下のリン導入
層残部15aが形成されたSOI層4の角部には、約2
5nm程度の厚みを有するシリコン酸化膜17aが形成
される。このようにSOI層4の角部に膜厚の厚いシリ
コン酸化膜17aを形成することによって、SOI層4
の角部を丸まった形状にすることができる。
【0065】さらに、シリコン酸化膜17、17aを形
成するための酸化時間は、従来に比べて大幅に短縮する
ことができるため、BOX層3中の酸素の拡散によるS
OI層4の底面端部の酸化を大幅に低減することがで
き、SOI層4端部の湾曲を防止することができる。
【0066】なお、上記第3の実施形態では、酸化促進
用不純物としてリンを用いて説明したが、酸化速度が速
くなる他の不純物でも良く、例えばシリコンを酸化促進
用不純物として用いても同様な効果を得ることができ
る。
【0067】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、トレンチ溝底面に露出するBOX層に窒素導入層を
形成した状態で熱酸化を行うため、窒素導入層によって
BOX層中の酸素の拡散が抑制され、SOI層の底面端
部の酸化を防止することができるため、SOI層端部の
湾曲を防止することができる。
【0068】また、本発明の他の半導体装置の製造方法
によれば、トレンチ溝の上端部に位置するSOI層の角
部のみに酸化速度が速くなる不純物からなる不純物導入
層を形成した状態で熱酸化を行うため、シリコン酸化膜
を形成するための酸化時間を大幅に短縮することができ
るため、BOX層中の酸素の拡散によるSOI層の底面
端部の酸化を大幅に低減することができ、SOI層端部
の湾曲を防止することができる。
【0069】さらに、本発明の半導体装置の製造方法に
よれば、トレンチ溝の上端部に位置するSOI層の角部
を丸まった形状に形成することができるため、ゲート絶
縁膜の耐圧を向上することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の第1の実施形態に
係る半導体装置の製造工程のうち、トレンチ溝形成工程
までを示す断面図
【図2】(a)〜(c)は、本発明の第1の実施形態に
係る半導体装置の製造工程のうち、STI領域形成工程
までを示す断面図
【図3】(a)は、図2(a)に示す工程においてSO
I層に形成される窒素導入層の不純物プロファイルを示
す図(b)は、窒素ドーズ量と該窒素の導入されたシリ
コン層の酸化膜厚との関係図
【図4】(a)〜(c)は、本発明の第2の実施形態に
係る半導体装置の製造工程を示す断面図
【図5】図4(a)に示す工程において、SOI層及び
BOX層に形成される窒素導入層の不純物プロファイル
を示す図
【図6】(a)〜(c)は、本発明の第3の実施形態に
係る半導体装置の製造工程を示す断面図
【図7】(a)は、図6(a)に示す工程においてSO
I層に形成されるリン導入層の不純物プロファイルを示
す図(b)は、リンドーズ量と該リンの導入されたシリ
コン層の酸化膜厚との関係図
【図8】(a)〜(d)は、従来のシリコン基板にST
I領域を設けた半導体装置の製造工程を示す断面図
【図9】従来のSOI基板にSTI領域を設けた半導体
装置の製造工程を示す断面図
【符号の説明】
1 SOI基板 2 支持基板 3 埋め込み酸化膜層(BOX層) 4 半導体層(SOI層) 5 シリコン酸化膜 6 シリコン窒化膜 7 開口部 7a くぼみ部 8 トレンチ溝 9 SOI窒素導入層 9a BOX窒素導入層 10、10a シリコン酸化膜 11 埋め込み絶縁膜 12 SOI窒素導入層 12a BOX窒素導入層 12b SOI窒素導入層残部 13 トレンチ溝 14、14a シリコン酸化膜 15 リン導入層 15a リン導入層残部 16 トレンチ溝 17、17a シリコン酸化膜

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 酸化膜層上に半導体層を有するSOI基
    板を用いた半導体装置の製造方法において、 前記半導体層にトレンチ溝を形成する工程と、 前記トレンチ溝底面の前記酸化膜層に窒素導入層を形成
    する工程と、 前記窒素導入層が形成された状態で、前記トレンチ溝の
    内壁面となる前記半導体層の側面上に熱酸化法により酸
    化膜を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 酸化膜層上に半導体層を有するSOI基
    板を用いた半導体装置の製造方法において、 前記半導体層上に下地絶縁膜を形成する工程(a)と、 前記下地絶縁膜上に酸化防止膜を形成する工程(b)
    と、 前記下地絶縁膜及び前記酸化防止膜を選択的にエッチン
    グして、前記半導体層上に開口部を形成する工程(c)
    と、 前記工程(c)の後に、前記下地絶縁膜を選択的にエッ
    チングして、前記酸化防止膜の端部下にくぼみ部を形成
    する工程(d)と、 前記工程(d)の後に、前記酸化防止膜をマスクにして
    前記半導体層のエッチングを行い、前記酸化膜層に到達
    するトレンチ溝を形成する工程(e)と、 前記酸化防止膜をマスクにして窒素のイオン注入を行う
    ことにより、少なくとも前記トレンチ溝底面の前記酸化
    膜層に窒素導入層を形成する工程(f)と、 前記工程(f)の後に、前記酸化防止膜をマスクにし
    て、熱酸化法により前記トレンチ溝の内壁面となる前記
    半導体層の側面上に酸化膜を形成する工程(g)とを有
    する半導体装置の製造方法。
  3. 【請求項3】 請求項2記載の半導体装置の製造方法に
    おいて、 前記工程(e)では、前記半導体層の側面が垂直になる
    ように前記トレンチ溝を形成し、 前記工程(f)では、前記トレンチ溝底面に露出する前
    記酸化膜層のみに前記窒素導入層を形成することを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 請求項2記載の半導体装置の製造方法に
    おいて、 前記工程(e)では、前記半導体層の側面が順方向テー
    パーになるように前記トレンチ溝を形成し、 前記工程(f)では、前記トレンチ溝底面の前記酸化膜
    層及び前記順方向テーパーを有する前記半導体層の側面
    に前記窒素導入層を形成することを特徴とする半導体装
    置の製造方法。
  5. 【請求項5】 酸化膜層上に半導体層を有するSOI基
    板を用いた半導体装置の製造方法において、 前記半導体層上に下地絶縁膜を形成する工程(a)と、 前記下地絶縁膜上に酸化防止膜を形成する工程(b)
    と、 前記下地絶縁膜及び前記酸化防止膜を選択的にエッチン
    グして、前記半導体層上に開口部を形成する工程(c)
    と、 前記工程(c)の後に、前記下地絶縁膜を選択的にエッ
    チングして、前記酸化防止膜の端部下にくぼみ部を形成
    する工程(d)と、 前記工程(c)の後に、前記酸化防止膜をマスクにして
    窒素のイオン注入を行うことにより、前記半導体層及び
    前記酸化膜層の一部に窒素導入層を形成する工程(e)
    と、 前記工程(d)及び(e)の後に、前記酸化防止膜をマ
    スクにして前記半導体層のエッチングを行い、前記酸化
    膜層に到達するトレンチ溝を形成する工程(f)と、 前記工程(f)の後に、前記酸化防止膜をマスクにし
    て、熱酸化法により前記トレンチ溝の内壁面となる前記
    半導体層の側面上に酸化膜を形成する工程(g)とを有
    する半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 前記工程(e)では、前記窒素導入層の窒素のピーク濃
    度が、前記半導体層と前記酸化膜層との界面付近になる
    ように窒素のイオン注入を行うことを特徴とする半導体
    装置の製造方法。
  7. 【請求項7】 請求項5又は6記載の半導体装置の製造
    方法において、 前記工程(f)では、前記半導体層の側面が垂直になる
    ように前記トレンチ溝を形成することによって、前記半
    導体層に形成されている前記窒素導入層を除去し、 前記工程(g)では、前記酸化膜層のみに前記窒素導入
    層が形成された状態で熱酸化を行って前記酸化膜を形成
    することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項5又は6記載の半導体装置の製造
    方法において、 前記工程(f)では、前記半導体層の側面が順方向テー
    パーになるように前記トレンチ溝を形成することによっ
    て、前記半導体層の側面のテーパー部に前記窒 素導入層を残存させ、前記工程(g)では、前記酸化膜
    層及び前記半導体層の側面に前記窒素導入層が形成され
    た状態で熱酸化を行って前記酸化膜を形成することを特
    徴とする半導体装置の製造方法。
  9. 【請求項9】 酸化膜層上に半導体層を有するSOI基
    板を用いた半導体装置の製造方法において、 前記半導体層にトレンチ溝を形成する工程と、 前記トレンチ溝の上端部に位置する前記半導体層の角部
    のみに酸化促進用不純物からなる不純物導入層を形成す
    る工程と、 前記不純物導入層が形成された状態で、前記トレンチ溝
    の内壁面となる前記半導体層の側面上に熱酸化法により
    酸化膜を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  10. 【請求項10】 酸化膜層上に半導体層を有するSOI
    基板を用いた半導体装置の製造方法において、 前記半導体層上に下地絶縁膜を形成する工程(a)と、 前記下地絶縁膜上に酸化防止膜を形成する工程(b)
    と、 前記下地絶縁膜及び前記酸化防止膜を選択的にエッチン
    グして、前記半導体層上に開口部を形成する工程(c)
    と、 前記工程(c)の後に、前記下地絶縁膜を選択的にエッ
    チングして、前記酸化防止膜の端部下にくぼみ部を形成
    する工程(d)と、 前記工程(d)の後に、少なくとも前記くぼみ部領域下
    の前記半導体層の表面部に酸化促進用不純物からなる不
    純物導入層を形成する工程(e)と、 前記工程(e)の後に、前記酸化防止膜をマスクにし
    て、前記くぼみ部領域下の前記不純物導入層が残存する
    ように前記半導体層のエッチングを行い、前記酸化膜層
    に到達するトレンチ溝を形成する工程(f)と、 前記工程(f)の後に、前記酸化防止膜をマスクにし
    て、前記半導体層の角部に前記不純物導入層が形成され
    た状態で、熱酸化法により前記トレンチ溝の内壁面とな
    る前記半導体層の側面上に酸化膜を形成する工程(g)
    とを有することを特徴とする半導体装置の製造方法。
  11. 【請求項11】 請求項10記載の半導体装置の製造方
    法において、 前記工程(e)では、前記酸化防止膜をマスクにして、
    大傾角の注入角度で前記酸化促進用不純物のイオン注入
    を行うことにより前記不純物導入層を形成することを特
    徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項10又は11記載の半導体装置
    の製造方法において、前記酸化促進用不純物が、リンま
    たはシリコンであることを特徴とする半導体装置の製造
    方法。
JP2001201650A 2001-07-03 2001-07-03 半導体装置の製造方法 Pending JP2003017554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001201650A JP2003017554A (ja) 2001-07-03 2001-07-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201650A JP2003017554A (ja) 2001-07-03 2001-07-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003017554A true JP2003017554A (ja) 2003-01-17

Family

ID=19038573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201650A Pending JP2003017554A (ja) 2001-07-03 2001-07-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003017554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269551A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置及びその製造方法
JP2013118317A (ja) * 2011-12-05 2013-06-13 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269551A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置及びその製造方法
JP2013118317A (ja) * 2011-12-05 2013-06-13 Renesas Electronics Corp 半導体装置およびその製造方法
US9343527B2 (en) 2011-12-05 2016-05-17 Renesas Electronics Corporation Semiconductor device including an isolation film buried in a groove

Similar Documents

Publication Publication Date Title
KR100862816B1 (ko) 반도체 장치 및 그 제조 방법
JP2006080177A (ja) 半導体装置およびその製造方法
US20080032483A1 (en) Trench isolation methods of semiconductor device
JPH1064993A (ja) 素子分離構造を有する半導体装置とその製造方法
US6541825B2 (en) Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
US6407005B2 (en) Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR20130094018A (ko) 반도체장치 제조 방법
JP2003133408A (ja) 半導体素子の隔離領域形成方法
JP2005019892A (ja) 半導体装置及びその製造方法
KR100361764B1 (ko) 반도체소자의 소자분리막 형성방법
JP5428121B2 (ja) 半導体装置の製造方法
JP2003017554A (ja) 半導体装置の製造方法
US20010001723A1 (en) Nitrogenated trench liner for improved shallow trench isolation
JP4561114B2 (ja) 半導体装置の製造方法
US20040235252A1 (en) Semiconductor device with increased effective channel length and method of manufacturing the same
KR100403317B1 (ko) 반도체소자의 제조방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR20030050199A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH1140662A (ja) 半導体装置の製造方法
KR20040103557A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH06244415A (ja) 半導体装置およびその製造方法
KR100649836B1 (ko) 반도체 소자의 제조 방법
KR101133523B1 (ko) 반도체 소자의 트랜지스터 제조 방법