JP2007180559A - バイポーラトランジスタ及びその製造方法 - Google Patents

バイポーラトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2007180559A
JP2007180559A JP2006351562A JP2006351562A JP2007180559A JP 2007180559 A JP2007180559 A JP 2007180559A JP 2006351562 A JP2006351562 A JP 2006351562A JP 2006351562 A JP2006351562 A JP 2006351562A JP 2007180559 A JP2007180559 A JP 2007180559A
Authority
JP
Japan
Prior art keywords
region
bipolar transistor
manufacturing
forming
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006351562A
Other languages
English (en)
Inventor
Jin Son Kim
キム，ジン・スー
Seok Yong Ko
コ，ソク・ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of JP2007180559A publication Critical patent/JP2007180559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Abstract

【課題】 高い電流利得を有するバイポーラトランジスタの製造方法を提供する。
【解決手段】本発明は、バイポーラトランジスタの製造方法に関し、本発明に係るバイポーラトランジスタの製造方法は、半導体基板に第１導電型のウェル領域を形成する段階と、前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上部にシリサイド膜を形成する段階と、を備える。
【選択図】図３ｅ

Description

本発明は、半導体素子の製造方法に関し、より詳細には、バイポーラトランジスタの製造方法に関する。
図１は、従来技術に係るバイポーラトランジスタの製造方法を示す工程断面図である。
まず、図１ａに示されたように、所定の素子が形成されるＰ型基板１０にイオン注入工程によってＮ型ウェル１２を形成し、基板に素子分離工程を行い、素子分離膜１４を形成する。
図１ｂに示されたように、素子分離膜１４が形成された半導体基板の所定領域に、エミッタ領域とコレクタ領域を区画した感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＰ型イオンを注入して、エミッタ領域１５ｃとコレクタ領域１５ａを形成する。その後、感光膜パターンを除去する。
最後に、図１ｃに示されたように、エミッタ領域１５ｃとコレクタ領域１５ａが形成された基板の所定領域に、ベース領域を形成するための感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＮ型イオンを注入して、ベース領域１５ｂを形成する。その後、感光膜パターンを除去する。次に、半導体基板１０の全面にシリサイド工程を実施して、シリサイド層１８を形成する。
上記のように形成されたバイポーラトランジスタは、縦方向のＰＮＰバイポーラトランジスタの構造であって、このバイポーラトランジスタの構造は、エミッタ領域（Ｐ型）からウェル（Ｎ型）であるベース領域を介してコレクタ領域である基板（Ｐ型）に続く縦方向の電流フローを有する。
しかしながら、このような垂直的な電流フローを有する縦方向のバイポーラトランジスタ構造では、Ｎ型ウェルの深さがベース領域の幅として作用するので、バイポーラトランジスタの電流利得であるベース電流とコレクタ電流との比が高くない。すなわち、ベース領域の幅としてＮ型ウェルの垂直方向の深さが使用され、深いベース領域の幅に起因して、電流は、ベース領域により損失され、コレクタ電流が小さくなるので、バイポーラトランジスタの電流利得であるベース電流とコレクタ電流との比が高くないという問題点がある。
上述した問題点を解決するための本発明は、高い電流利得を有するバイポーラトランジスタの製造方法を提供することにある。
前記目的を達成するために、本発明に係るバイポーラトランジスタの製造方法は、半導体基板に第１導電型のウェル領域を形成する段階と、前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上部にシリサイド膜を形成する段階と、を備える 。
前記第１導電型は、Ｐ型であり、第２導電型は、Ｎ型であり、前記エミッタ領域と前記コレクタ領域との間は、ベース領域として作用することが好ましい。
本発明によれば、横方向のバイポーラトランジスタを形成することによって、高い電流利得を有するバイポーラトランジスタを製造することができるという効果がある。
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。本実施形態は、本発明の権利範囲を限定するものではなく、ただ例示的に提示されたものである。
図３ａないし図３ｅは、本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。
まず、図３ａに示されたように、所定の素子が形成されたＰ型基板２０にイオン注入工程を通じてＮ型ウェル２２を形成する。
次に、図３ｂに示されたように、基板に素子分離工程を行い、素子分離膜２４を形成する。この素子分離膜２４の形成工程を詳細に説明すれば、次の通りである。まず、半導体基板上にパッド膜を形成し、そのパッド膜に対して素子分離用マスクを用いたフォト及びエッチング工程を実施して、所定の深さに半導体基板をエッチングし、パッド膜をパターニングして、トレンチを形成する。次に、前記トレンチの内部にのみトレンチ埋め込み用絶縁膜を形成し、パッド膜を除去することによって、素子分離膜の形成工程を完了する。
次に、図３ｃに示されたように、素子分離膜２４が形成された半導体基板の所定領域に、ベース領域を形成するための感光膜パターン（不図示）を形成し、これをマスクとして用いて半導体基板の内部にＮ型イオンを注入して、ベース領域２５ａを形成する。次に、前記感光膜パターンを除去する。
さらに、図３ｄに示されたように、ベース領域２５ａが形成された基板の所定領域に、エミッタ領域及びコレクタ領域を形成するための感光膜パターン２６を形成し、これをマスクとして用いて半導体基板の内部にＰ型イオンを注入して、エミッタ領域２５ｃとコレクタ領域２５ｂを形成する。
感光膜パターン２６は、ウェル領域２２内のエミッタ領域とコレクタ領域が区画される領域にのみＰ型イオンが注入されるようにするパターンである。
すなわち、エミッタ領域２５ｃとコレクタ領域２５ｂとの間には、イオンが注入されないＮ型ウェル領域がそのまま残存する。
最後に、図３ｅに示されたように、感光膜パターン２６が形成された半導体基板２０の全面にシリサイド工程を実施して、シリサイド層２８を形成する。次に、前記感光膜パターン２６を除去する。
したがって、エミッタ領域２５ｃとコレクタ領域２５ｂとの間に設けられた半導体基板２０の上部には、シリサイド層２８が形成されないようにして、横方向の電流フローを有するバイポーラトランジスタのベース領域として作用するようにする。また、この領域には、Ｎ型イオン及びＰ型イオンが注入されていないので、ウェル領域２２がそのまま残存する。
一方、上記で説明した本発明に係るバイポーラトランジスタは、横方向のバイポーラトランジスタであって、エミッタ領域２５ｃからＮ型ウェル２２（ベース領域として使用）を介してコレクタ領域２５ｂに続く電流フローを有する。したがって、上記のように、垂直的な電流フローを有するバイポーラトランジスタは、幅の小さいベース領域を電流が通過するので、従来のようなエミッタ領域の大きさでも、相対的に高い利得を有する。
図２は、従来技術に係る縦方向のバイポーラトランジスタの電流利得を示すグラフであり、図４は、本発明に係る横方向のバイポーラトランジスタの電流利得を示すグラフである。これらの図面を比較してみれば、縦方向のバイポーラトランジスタの電流利得より横方向のバイポーラトランジスタの電流利得が高いことが分かる。
したがって、本発明に係る横方向のバイポーラトランジスタは、高い電流利得を有する。
従来技術により形成されたバイポーラトランジスタを示す構造断面図である。 従来技術に係る縦方向のバイポーラトランジスタの電流利得を示すグラフである。 本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。 本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。 本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。 本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。 本発明に係るバイポーラトランジスタの製造方法を示す工程断面図である。 本発明に係る横方向のバイポーラトランジスタの電流利得を示すグラフである。
符号の説明
２０ 半導体基板、２２ ウェル領域、２４ 素子分離膜、２５ａ ベース領域、２５ｂ コレクタ領域、２５ｃ エミッタ領域、２８ シリサイド膜

Claims (3)

  1. 半導体基板に第１導電型のウェル領域を形成する段階と、
    前記ウェル領域内にイオン注入工程を行い、第１導電型のベース領域を形成する段階と、
    前記ベース領域が形成されたウェル領域内にイオン注入工程を行い、第２導電型のエミッタ領域及びコレクタ領域を形成する段階と、
    前記エミッタ領域と前記コレクタ領域との間を除いた半導体基板の上にシリサイド膜を形成する段階と、を備えることを特徴とするバイポーラトランジスタの製造方法。
  2. 前記第１導電型はＰ型であり、第２導電型はＮ型であることを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
  3. 前記エミッタ領域と前記コレクタ領域との間は、ベース領域として作用することを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
JP2006351562A 2005-12-28 2006-12-27 バイポーラトランジスタ及びその製造方法 Pending JP2007180559A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132646A KR100672681B1 (ko) 2005-12-28 2005-12-28 바이폴라 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
JP2007180559A true JP2007180559A (ja) 2007-07-12

Family

ID=38014468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351562A Pending JP2007180559A (ja) 2005-12-28 2006-12-27 バイポーラトランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US20070148889A1 (ja)
JP (1) JP2007180559A (ja)
KR (1) KR100672681B1 (ja)
CN (1) CN1992180A (ja)
DE (1) DE102006061174A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940413B1 (ko) * 2007-12-26 2010-02-02 주식회사 동부하이텍 Ｍｏｓ트랜지스터에서의 드레인 전류 예측 방법
US8674454B2 (en) 2009-02-20 2014-03-18 Mediatek Inc. Lateral bipolar junction transistor
US7932581B2 (en) * 2009-05-12 2011-04-26 Mediatek Inc. Lateral bipolar junction transistor
CN105448970B (zh) * 2014-06-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 双极结型晶体管及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305565A (ja) * 1988-06-03 1989-12-08 Hitachi Ltd トランジスタ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869881A (en) * 1994-12-20 1999-02-09 Electronics And Telecommunications Research Institute Pillar bipolar transistor
EP0718891B1 (en) * 1994-12-22 2002-06-12 Motorola, Inc. High performance, high voltage non-epi bipolar transistor
US6121794A (en) * 1998-11-24 2000-09-19 National Semiconductor Corporation High and low voltage compatible CMOS buffer
JP2000232203A (ja) * 1999-02-10 2000-08-22 Nec Corp ラテラルバイポーラ型入出力保護装置
JP2000252294A (ja) * 1999-03-01 2000-09-14 Nec Corp 半導体装置及びその製造方法
JP3450244B2 (ja) * 1999-12-03 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体保護装置
JP3422313B2 (ja) * 2000-06-08 2003-06-30 セイコーエプソン株式会社 静電気保護回路が内蔵された半導体装置
TW522542B (en) * 2000-11-09 2003-03-01 United Microelectronics Corp Electrostatic discharge device structure
US6872624B2 (en) * 2001-02-08 2005-03-29 Matsushita Electric Industrial Co., Ltd. Method of fabricating nonvolatile semiconductor memory device
US6603177B2 (en) * 2001-05-18 2003-08-05 United Microelectronics Corp. Electrostatic discharge protection circuit device
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US6815301B2 (en) * 2003-03-24 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating bipolar transistor
KR100645039B1 (ko) * 2003-12-15 2006-11-10 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
KR100592705B1 (ko) * 2003-12-30 2006-06-26 동부일렉트로닉스 주식회사 자기 정렬 바이폴라 트랜지스터 형성 방법
JP3760945B2 (ja) * 2004-04-01 2006-03-29 セイコーエプソン株式会社 半導体装置及びその製造方法
US20050224917A1 (en) * 2004-04-12 2005-10-13 Jing-Horng Gau Junction diode
JP4620387B2 (ja) * 2004-06-15 2011-01-26 ルネサスエレクトロニクス株式会社 半導体保護装置
US7358545B2 (en) * 2005-08-10 2008-04-15 United Microelectronics Corp. Bipolar junction transistor
KR100661724B1 (ko) * 2005-12-28 2006-12-26 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7439608B2 (en) * 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305565A (ja) * 1988-06-03 1989-12-08 Hitachi Ltd トランジスタ

Also Published As

Publication number Publication date
KR100672681B1 (ko) 2007-01-24
CN1992180A (zh) 2007-07-04
US20070148889A1 (en) 2007-06-28
DE102006061174A1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
JP2010108959A (ja) 半導体装置及びその製造方法
JP2010062564A (ja) ポリエミッタ型バイポーラトランジスタ、ｂｃｄ素子、ポリエミッタ型バイポーラトランジスタの製造方法及びｂｃｄ素子の製造方法
JP2007201402A (ja) 半導体素子の製造方法
JP5558243B2 (ja) 半導体装置
JPH11238883A (ja) 半導体素子及びその製造方法
JP2009032967A (ja) 半導体装置及びその製造方法
KR100832716B1 (ko) 바이폴라 트랜지스터 및 그 제조방법
JP2007180559A (ja) バイポーラトランジスタ及びその製造方法
JP2009272480A (ja) 半導体装置の製造方法
JP2006269551A (ja) 半導体装置及びその製造方法
JP2008147615A (ja) バルブ型リセスゲートを有する半導体素子の製造方法
JP2011044573A (ja) ショットキーダイオードの製造方法
KR100906557B1 (ko) 반도체소자 및 그 제조방법
US20130323917A1 (en) Self-aligned patterning for deep implantation in a semiconductor structure
KR100720258B1 (ko) 반도체 소자의 형성 방법
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
JP2007266109A (ja) 半導体装置の製造方法
US7427542B2 (en) Semiconductor device and method of manufacturing the same
KR100672682B1 (ko) 바이폴라트랜지스터의 제조방법
TWI440177B (zh) 具有表面防護之雙極性接面電晶體及其製造方法
KR20070069951A (ko) 고전압용 바이씨모스소자의 제조방법
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
KR20070069742A (ko) 반도체 소자의 제조방법
KR101099563B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR100710196B1 (ko) 바이폴라트랜지스터의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823