TWI440177B - 具有表面防護之雙極性接面電晶體及其製造方法 - Google Patents

具有表面防護之雙極性接面電晶體及其製造方法 Download PDF

Info

Publication number
TWI440177B
TWI440177B TW100109509A TW100109509A TWI440177B TW I440177 B TWI440177 B TW I440177B TW 100109509 A TW100109509 A TW 100109509A TW 100109509 A TW100109509 A TW 100109509A TW I440177 B TWI440177 B TW I440177B
Authority
TW
Taiwan
Prior art keywords
gate structure
substrate
base
collector
emitter
Prior art date
Application number
TW100109509A
Other languages
English (en)
Other versions
TW201240080A (en
Inventor
Chien Ling Chan
Yuh Chyuan Wang
Hung Der Su
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW100109509A priority Critical patent/TWI440177B/zh
Priority to US13/373,225 priority patent/US20120241870A1/en
Publication of TW201240080A publication Critical patent/TW201240080A/zh
Application granted granted Critical
Publication of TWI440177B publication Critical patent/TWI440177B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有表面防護之雙極性接面電晶體及其製造方法
本發明係有關一種具有表面防護之雙極性接面電晶體(bipolar junction transistor,BJT)及其製造方法；特別是指一種利用閘極結構覆蓋基極接觸區與射極間之部分基板表面以降低表面漏電流之雙極性接面電晶體及其製造方法。
第1圖顯示一種雙極性接面電晶體剖視圖，其結構如下。於P型基板11中形成絕緣結構12，絕緣結構12例如為區域氧化(local oxidation of silicon,LOCOS)結構。於P型基板11中，形成N型集極13、P型基極14、與N型射極15；於集極13中，形成N型集極接觸區16；於基極14中，形成P型基極接觸區17。當製造雙極性接面電晶體時，若與其他金屬氧化物半導體(metal oxide semiconductor,MOS)元件整合於同一基板，例如製造雙極性互補金屬氧化物(BiCMOS)半導體元件時，在MOS元件製程中，許多的蝕刻製程，例如閘極蝕刻或閘極結構間隔層(spacer)的自我對準蝕刻，皆會對基板表面造成損傷或缺陷。尤其在基極接觸區與射極間之基板表面的損傷或缺陷，會導致元件表面漏電流，進而降低BJT元件的電流增益。
有鑑於此，本發明即針對上述先前技術之不足，提出一種具有表面防護而能降低表面漏電流之雙極性接面電晶體及其製造方法，可藉由表面防護，降低元件製造過程中，在元件表面，尤其在基極與射極接面的損傷，以降低元件表面漏電流，增加BJT元件的電流增益。
本發明目的在提供一種具有表面防護之雙極性接面電晶體及其製造方法。
為達成以上目的，就其中一個觀點而言，本發明提供了一種具有表面防護之雙極性接面電晶體，形成於一基板中，包含：形成於該基板中之第一導電型基極、第二導電型射極、與第二導電型集極，其中，該基極介於該射極與集極之間並分隔該射極與集極，且該基極包括一基極接觸區，用以作為該基極之電性接點；以及一閘極結構形成於該基板表面上，且該閘極結構介於該基極接觸區與該射極之間。
就另一觀點而言，本發明提供了一種具有表面防護之雙極性接面電晶體製造方法，包含：提供一基板，並於該基板中形成第一導電型基極、第二導電型射極、與第二導電型集極，其中，該基極介於該射極與集極之間並分隔該射極與集極，且該基極包括一基極接觸區，用以作為該基極之電性接點；以及於該基板表面上形成一閘極結構，且該閘極結構由該基板表面上覆蓋該基極與該射極之接面。
上述元件與製造方法中，該閘極結構宜電性連接至一已知的電位。
上述元件與製造方法，如係應用在BiCMOS半導體元件製程中，則製程中另還會製作金屬氧化物半導體元件，此時該金屬氧化物半導體元件的閘極結構和上述雙極性接面電晶體中的閘極結構可以利用相同製程步驟來形成，而不需另外增加製程步驟。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第2A-2C圖，顯示本發明的第一個實施例之製造流程剖視示意圖。請參閱第2A圖，首先，提供第一導電型基板11，例如但不限於P型基板，於第一導電型基板11中，形成第二導電型集極13、第一導電型基極14、以及絕緣結構12，其中，絕緣結構12例如可為但不限於LOCOS結構或淺溝槽絕緣(shallow trench isolation,STI)結構。接著，請參閱第2B圖，於第一導電型基板11中，形成第二導電型射極15、第二導電型集極接觸區16、與第一導電型基極接觸區17，其中，基極14介於射極15與集極13之間並分隔射極15與集極13，且基極接觸區17用以作為基極14之電性接點。然後，請參閱第2C圖，於基板11表面上，形成閘極結構18，且較佳宜使閘極結構18覆蓋基極接觸區17與射極15間之部分或全部基板11表面。其中，集極13、基極14、射極15、集極接觸區16、與基極接觸區17可藉由微影技術、部分或全部的閘極結構18或部分絕緣結構12的遮罩，並以離子植入技術，將第一導電型或第二導電型雜質，以加速離子的形式，植入定義的區域內。其中，絕緣結構12用以隔開集極接觸區16與基極14。
由於閘極結構18的保護，於形成閘極結構18或後續製程中需要進行蝕刻時，部分基極接觸區17與射極15間之部分基板表面將相對地不會受到損傷或產生缺陷，因此在雙極性接面電晶體操作時，可降低元件表面的漏電流，改善元件特性。
第3A-3E圖，顯示本發明的第二個實施例之製造流程剖視示意圖。與第一個實施例不同的是，本實施例顯示一種BiCMOS製造流程中，利用閘極結構18、光阻19、與/或絕緣結構12來定義射極15與集極接觸區16。請參閱第3A圖，首先，提供第一導電型基板11，例如但不限於P型基板，於第一導電型基板11中，形成第二導電型集極13、第一導電型基極14、以及絕緣結構12，其中，絕緣結構12例如可為但不限於LOCOS結構或STI結構；其中，第二導電型集極13例如可利用第一導電型基板11中，且位於上方的第二導電型磊晶層來形成。
接著，請參閱第3B圖，於第一導電型基板11表面上，形成閘極結構18，閘極結構18較佳宜利用基板11中，在CMOS區域中形成閘極結構的相同製程來形成。然後，請參閱第3C圖，於基板11中，利用在CMOS區域中形成第二導電型區域(例如但不限於為第二導電型源極與汲極)的光阻19、部分閘極結構18、與部分絕緣結構12作為遮罩，將第二導電型雜質，以離子植入技術，如圖中虛線箭頭所示意，植入基板11中，以形成第二導電型射極15、與第二導電型集極接觸區16，其中，離子植入的製程步驟，較佳地利用在CMOS區域中形成第二導電型區域的相同製程來形成，例如但不限於源極與汲極之製程步驟。
接下來請參閱第3D圖，利用在CMOS區域中形成第一導電型區域(例如但不限於為第一導電型本體區)的微影製程步驟與離子植入製程步驟(如圖中虛線箭頭所示意)，並利用閘極結構18與絕緣結構12作為遮罩，形成第一導電型基極接觸區17，且基極接觸區17用以作為基極14之電性接點。移除光阻19之後，如第3E圖所示，形成本實施例元件之剖面示意圖。在本實施例中，由於利用閘極結構18定義基極接觸區17與射極15，因此，閘極結構18會覆蓋大部分的基極接觸區17與射極15間之基板11表面。其中，絕緣結構12用以隔開集極接觸區16與基極14。
第4圖顯示顯示本發明的第三個實施例。本實施例與第二個實施例不同之處在於：閘極結構18藉由導線20電性連接至射極15。
第5圖顯示本發明的第四個實施例，與第二個實施例不同的是，閘極結構18藉由導線20電性連接至接地電位或預設電位。事實上本發明中的閘極結構18目的僅是在製程上保護基板11表面免於被蝕刻製程造成損傷或缺陷，而並不提供任何電路上的作用，故其電位並不重要，但為了避免閘極結構18浮接而無法控制其電位，造成不必要的干擾效應，因此宜將閘極結構18電性連接至一個已知的電位。
第6圖顯示本發明的第五個實施例，本實施例旨在說明，在金屬氧化物半導體元件製程中，製作一個衍生的雙極性接面電晶體，也就是在基板11中除了金屬氧化物半導體元件外，另還會製作雙極性接面電晶體，整合於同一基板11中，例如在製作該金屬氧化物半導體元件的閘極結構18a時，可以利用相同製程步驟來形成閘極結構18，而不需另外增加製程步驟。相似地，第二導電型集極13、第一導電型基極14、第二導電型射極15、第二導電型集極接觸區16、第一導電型基極接觸區17，分別例如但不限於利用金屬氧化物半導體元件中之第二導電型井區(未示出)、第一導電型井區(未示出)、第二導電型源極15a、第二導電型汲極16a、第一導電型本體區(未示出)之相同製程步驟來形成，而不需另外增加製程步驟。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術；再如，本發明亦可以應用於其他結構或佈局形式之BJT元件，例如不具有絕緣結構之BJT元件，而非限制於各實施例所示之BJT結構與佈局。本發明的範圍應涵蓋上述及其他所有等效變化。
11．．．基板
12．．．絕緣結構
13．．．集極
14．．．基極
15．．．射極
16．．．集極接觸區
17‧‧‧基極接觸區
18,18a‧‧‧閘極結構
19‧‧‧光阻
20‧‧‧導線
第1圖顯示一種雙極性接面電晶體剖視圖。
第2A-2C圖顯示本發明的第一個實施例之製造流程剖視示意圖。
第3A-3E圖顯示顯示本發明的第二個實施例。
第4圖顯示本發明的第三個實施例。
第5圖顯示本發明的第四個實施例。
第6圖顯示本發明的第五個實施例。
11．．．基板
12．．．絕緣結構
13．．．集極
14．．．基極
15．．．射極
16．．．集極接觸區
17．．．基極接觸區
18．．．閘極結構

Claims (8)

  1. 一種具有表面防護之雙極性接面電晶體，形成於一基板中，包含：形成於該基板中之第一導電型基極、第二導電型射極、與第二導電型集極，其中，該基極介於該射極與集極之間並分隔該射極與集極，且該基極包括一基極接觸區，用以作為該基極之電性接點；以及一閘極結構形成於該基板表面上，且該閘極結構介於該基極接觸區與該射極之間，其中該閘極結構保留於該基板表面上，藉此該基板表面受該閘極結構的保護且不因該閘極結構的移除而受損。
  2. 如申請專利範圍第1項所述之具有表面防護之雙極性接面電晶體，其中該閘極結構電性連接至該射極、一接地電位、或一預設電位。
  3. 如申請專利範圍第1項所述之具有表面防護之雙極性接面電晶體，其中該基板中更包含一金屬氧化物半導體元件，該金屬氧化物半導體元件具有另一閘極結構，與該閘極結構利用相同製程步驟形成。
  4. 如申請專利範圍第1項所述之具有表面防護之雙極性接面電晶體，更包含：一第二導電型集極接觸區，形成於該集極中；以及至少一絕緣結構，以隔開集極接觸區與該基極。
  5. 一種具有表面防護之雙極性接面電晶體製造方法，包含：提供一基板，並於該基板中形成第一導電型基極、第二導電型射極、與第二導電型集極，其中，該基極介於該射極與集極之間並分隔該射極與集極，且該基極包括一基極接觸 區，用以作為該基極之電性接點；以及於該基板表面上形成一閘極結構，且該閘極結構介於該基極接觸區與該射極之間，其中該閘極結構保留於該基板表面上，藉此該基板表面受該閘極結構的保護且不因該閘極結構的移除而受損。
  6. 如申請專利範圍第5項所述之具有表面防護之雙極性接面電晶體製造方法，其中該閘極結構電性連接至該射極、一接地電位、或一預設電位。
  7. 如申請專利範圍第5項所述之具有表面防護之雙極性接面電晶體製造方法，其中該基板中更包含一金屬氧化物半導體元件，該金屬氧化物半導體元件具有另一閘極結構，與該閘極結構利用相同製程步驟形成。
  8. 如申請專利範圍第5項所述之具有表面防護之雙極性接面電晶體製造方法，更包含：於該集極中形成一第二導電型集極接觸區；以及形成至少一絕緣結構，以隔開集極接觸區與該基極。
TW100109509A 2011-03-21 2011-03-21 具有表面防護之雙極性接面電晶體及其製造方法 TWI440177B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100109509A TWI440177B (zh) 2011-03-21 2011-03-21 具有表面防護之雙極性接面電晶體及其製造方法
US13/373,225 US20120241870A1 (en) 2011-03-21 2011-11-08 Bipolar junction transistor with surface protection and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109509A TWI440177B (zh) 2011-03-21 2011-03-21 具有表面防護之雙極性接面電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201240080A TW201240080A (en) 2012-10-01
TWI440177B true TWI440177B (zh) 2014-06-01

Family

ID=46876618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109509A TWI440177B (zh) 2011-03-21 2011-03-21 具有表面防護之雙極性接面電晶體及其製造方法

Country Status (2)

Country Link
US (1) US20120241870A1 (zh)
TW (1) TWI440177B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217665B2 (en) * 2020-02-04 2022-01-04 Texas Instruments Incorporated Bipolar junction transistor with constricted collector region having high gain and early voltage product

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
JP2008177351A (ja) * 2007-01-18 2008-07-31 Fujitsu Ltd 電子装置および電子装置の製造方法

Also Published As

Publication number Publication date
US20120241870A1 (en) 2012-09-27
TW201240080A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
JP2660056B2 (ja) 相補型ｍｏｓ半導体装置
TW201427002A (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
KR20170068839A (ko) 바이폴라 접합 트랜지스터 및 이의 제조 방법
JP2014203851A (ja) 半導体装置及びその製造方法
US9263436B2 (en) Semiconductor device and method for fabricating the same
JPH0557741B2 (zh)
US7524730B2 (en) Method of fabricating bipolar junction transistor
TWI440177B (zh) 具有表面防護之雙極性接面電晶體及其製造方法
KR100672681B1 (ko) 바이폴라 트랜지스터의 제조방법
JP2001077207A (ja) ダイオードを備えた半導体装置およびその製造方法
US8507339B2 (en) BiCMOS device
KR20190090776A (ko) 고성능 슈퍼-베타 npn(sbnpn)
TWI484634B (zh) 隔離元件及其製造方法
TWI469349B (zh) 高壓元件及其製造方法
JP2002299615A (ja) 半導体装置及びその製造方法
CN108695374B (zh) 双极型晶体管及其形成方法
JP2006108249A (ja) 半導体装置及びその製造方法
TW201729302A (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
TWI523187B (zh) 靜電防護元件及其製造方法
JP2907141B2 (ja) 半導体装置の製造方法
KR101099563B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
TWI570779B (zh) 半導體裝置及其製造方法
KR100319872B1 (ko) 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법
KR20050108200A (ko) 바이폴라 정션 트랜지스터의 제조방법
TWI440165B (zh) 高壓元件及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees